【计算机组成原理】实验一：串行进位加法器设计（内附完整实验报告和成果文件）

目录

一、实验目的

二、实验内容

三、实验步骤

四、记录与处理

五、总结

六、完整实验报告和成果文件提取链接

---

一、实验目的

1、掌握串行进位加法器的设计

2、掌握溢出的检测方法

3、理解基于补码的加减法实现原理

二、实验内容

(1)设计一位全加器电路。

(2)利用8个一位全加器设计8位串行进位加法器。

(3)设计溢出检测电路。

(4)增加控制电路，设计减法器电路。

三、实验步骤

(1)设计一位全加器电路。

全加器是对两个二进制数进行加法运算的电路，它还需要考虑来自低位的进位。全加器的输入信号包括两个加数，以及来自低位的进位，输出信号为和数以及向高位的进位。先根据全加器电路的原理，得出输入信号为加数Xi，加数Yi，低位进位Ci，输出信号为和数Si，进位Ci+1，然后写出全加器的功能图，功能图应包含所有输入和输出信号，并应清晰地表示出全加器的功能。

(2)利用8个一位全加器设计8位串行进位加法器。

(3)设计溢出检测电路。

四、记录与处理

五、总结

此实验中理解了串行加法器的基本构成和工作原理，掌握了如何利用基本的逻辑门电路实现一位二进制数的加法运算。

六、完整实验报告和成果文件提取链接

实验源件：

实验报告缩略图，含该实验的检测溢出原理以及实验步骤、公式等（超详细）

具体内容详情请查看下面的百度网盘链接。

【计算机组成原理】实验一：串行进位加法器设计
链接：https://pan.baidu.com/s/1CF8hErJPMzgvFCBBCNFkSA?pwd=n2v0 
提取码：n2v0