【计算机组成原理】实验二：并行进位加法器设计 （内附完整实验报告和成果文件）

目录

一、实验目的

二、实验内容

三、实验步骤

四、记录与处理

五、思考

六、完整实验报告和成果文件提取链接

---

一、实验目的

1、掌握4位先行进位74182电路的设计

2、掌握4位快速加法器的设计

3、掌握 进位信号延时的分析

二、实验内容

1、实验内容

(1)根据引脚信号和隧道信号设计完成74182先行进位电路。

(2)由先行进位电路设计四位快速加法器。

2、实验原理

(1)进位信号是输入信号的逻辑函数，高位、低位进位信号可以同时产生。

(2)通过对先行进位电路的封装得到快速加法器。

三、实验步骤

       先行进位电路的位数越多，扇入系数越大，制造难度越大。根据此逻辑表达式我们可以画出如下CLA74182，也就是4位先行进位电路的电路图。

在四位快速加法器中，因为CLA74182需要的输入是P0 G0 P1 G1 P2 G2 P3 G3,所以把x0 y0异或后输进去就是P0，x0 y0且一下输进去就是G0。C0代表低位进位，没有就是0，有就是1。

四、记录与处理

X、Y输入为0001与1110，C0=0

S输出为1111，有符号加法为1-2=-1，无符号加法为1+14=15

五、思考

        74182加法器是一种超前进位加法器，它利用了超前进位技术来加速加法运算过程。74182加法器内部实现了复杂的逻辑电路，能够同时处理多个进位信号。它接收加数和被加数作为输入，并输出它们的和以及相应的进位信号。

六、完整实验报告和成果文件提取链接

实验源件：

实验报告缩略图，含该实验的原理以及实验步骤、公式、测试等（超详细）

具体内容详情请查看下面的百度网盘链接。

链接：https://pan.baidu.com/s/1m6xB9U73wzlLGj5_Gg3PGw?pwd=u0fm 
提取码：u0fm