Signal Tap Logic Analyzer的stp文件制作及添加到编译工程

1）在Quartus中打开Signal Tap Logic Analyzer

2）新建新的stp文件

3）如下为新的stp文件中，不同的观测模块命名，这样方便分模块debug抓取问题，如下为制作的CEO instance模块：


4） 选择采样时钟信号
接着进入如下界面操作：

最终出现如下时钟：

5）添加需要观测的信号点，之后点击insert按钮后，再close掉，这时就会看到如下添加的信号


6）下面同理制作第二个MP Instance模块,下面直接按如下图示进行操作，首先进行新例化模块的创建及进入初始化添加信号界面




7）如上述模块类似，添加时钟信号

8）添加MP例化模块观测信号点


9）如果还想添加例化的模块，按照上述方法继续添加即可，接下来保存文件，就会生成一个.stp文件，然后把这个文件添加到工程里面，大多数情况下都会自动添加，对于不自动的添加的，如下10会介绍如何添加。


总结一下整体的界面如下：硬件模块配置只有实际上板连接测试才需要，我们这里只是制作stp文件，暂时不用管配置：

10) 对于如何单独添加stp文件到quartus工程中，如下操作：


11) 对于是否还需要在files中添加要观测的stp文件，根据实际的编译工程，发现添加和不添加相应的stp文件对其是否编译了stp信号文件没有影响，因此得到的结论为：实际工程是否编译stp文件只看上述10中的选项是否打开以及打开后选中的编译文件。对于编译的stp文件是否在files资源池中没有关系！！