16位片内地址的I2C SLAVE接口设计

mcupro

已于 2022-06-07 07:50:53 修改

阅读量1.2k

点赞数 3

分类专栏：软件无线电 ZEDBOARD+AD9361 文章标签： fpga开发

于 2022-06-02 00:47:12 首次发布

本文链接：https://blog.csdn.net/mcupro/article/details/125093099

版权

软件无线电同时被 2 个专栏收录

103 篇文章 67 订阅

订阅专栏

ZEDBOARD+AD9361

28 篇文章 11 订阅

订阅专栏

8位片内地址的I2C SLAVE在OPENCORS.org上面有，但是我没有找到16位的，我打算用B210的接EEPROM的I2C总线实现跟FPGA通讯就对照24C256的数据手册写了一个。

以下代码2022-6-6更新已经实际运行通过。

 
 
 
  
 
 
 /*
i2c_slave # ( .I2C_ADR( 7'b1010_000 ) )
i2c_slave (
clk,
rst,
scl_i,
sda_i,
sda_oen,  
addr ,
wr,
rd,
dout ,
din ,
st  ,
inr
);
*/ 
 
 
module i2c_slave # ( parameter I2C_ADR = 7'b1010_000 ) (
input clk,rst,
 
input scl_i,sda_i,
output reg sda_oen, 
 
output reg  [15:0] addr ,
output reg wr,rd,
output reg [7:0] dout ,
input [7:0] din ,
output  reg [7:0 ] st  ,
output reg [6:0 ] inr
 
);
 
reg [7:0] dinr, doutr ;
reg [2:0] sdar; always @ (posedge clk) sdar<= { sdar[1:0] , sda_i };
reg [2:0] sclr; always @ (posedge clk) sclr<= { sclr[1:0] , scl_i };
 
 
wire  sda_rise =  sdar[2:1]==2'b01 ;
wire  sda_fall =  sdar[2:1]==2'b10 ;
 
wire  scl_rise =  sclr[2:1]==2'b01 ;
wire  scl_fall =  sclr[2:1]==2'b10 ;
 
wire  start_con_w =  sclr[1] & sda_fall ;
wire  stop_con_w  =  sclr[1] & sda_rise ;  
reg rd1wr0; 

 /*
wire[35:0] CONTROL0 ;
reg  [31:0]  bus32 ; 
 
always @ (posedge clk)  bus32[7:0] <= st   ;
always @ (posedge clk)  bus32[9:8] <= {wr,rd} ;
always @ (posedge clk)  bus32[31:16] <= addr;
always @ (posedge clk)  bus32[15:14] <= {sdar,sclr} ;//dout[5:0];


   chipscope_ila_32 chipscope_ila_32_0 (
				      .CONTROL(CONTROL0), // INOUT BUS [35:0]
				      .CLK(clk), // IN
				      .TRIG0({bus32 }) // IN BUS [31:0]
				      );
						
   chipscope_icon chipscope_icon_i0
     (
      .CONTROL0(CONTROL0) // INOUT BUS [35:0]
      );
		

reg [7:0]d ;always @(posedge clk) case (st) 112,80,168:d<=d+1;default d<=0; endcase 
 
always @ (posedge clk)  bus32[7:0] <= st   ;
always @ (posedge clk)  bus32[9:8] <= {wr,rd} ;
always @ (posedge clk)  bus32[31:16] <= addr;
always @ (posedge clk)  bus32[15:14] <= {sdar,sclr} ;//dout[5:0];
		*/
	 
	 
always @ (posedge clk) if (rst) st<=0;else if (start_con_w)st<=20; else case (st)
0  : st <= 10 ;
10 : begin sda_oen<=1; wr<=0; if (start_con_w) st <= 20 ;end 
20 : begin inr[6]<=sdar[1];if (scl_rise)st<=st+1;end
21 : begin inr[5]<=sdar[1];if (scl_rise)st<=st+1;end
22 : begin inr[4]<=sdar[1];if (scl_rise)st<=st+1;end
23 : begin inr[3]<=sdar[1];if (scl_rise)st<=st+1;end
24 : begin inr[2]<=sdar[1];if (scl_rise)st<=st+1;end
25 : begin inr[1]<=sdar[1];if (scl_rise)st<=st+1;end
26 : begin inr[0]<=sdar[1];if (scl_rise)st<=st+1;end
27 : begin rd1wr0<=sdar[1];if (scl_rise)st<=st+1;end   
28 : if ( inr[6:0] == I2C_ADR ) st<=30;else st<=10;

30 : if (sclr[1]==0) begin  st<=st+1 ;end //you are visiting my device ,ack it now .
31 : begin sda_oen <= 0; if (scl_rise) st<=st+1; end // master read back this ack .
32 : if (sclr[1]==0) begin st<=st+1 ;end 
33 : begin sda_oen  <= 1  ;if (rd1wr0==0) st <= 50 ; 
else st <= 150 ; // read out 
end  
50 : begin addr[15]<=sdar[1];if (scl_rise)st<=st+1;end
51 : begin addr[14]<=sdar[1];if (scl_rise)st<=st+1;end
52 : begin addr[13]<=sdar[1];if (scl_rise)st<=st+1;end
53 : begin addr[12]<=sdar[1];if (scl_rise)st<=st+1;end
54 : begin addr[11]<=sdar[1];if (scl_rise)st<=st+1;end
55 : begin addr[10]<=sdar[1];if (scl_rise)st<=st+1;end
56 : begin addr[9 ]<=sdar[1];if (scl_rise)st<=st+1;end
57 : begin addr[8 ]<=sdar[1];if (scl_rise)st<=st+1;end    
58 : if (sclr[1]==0) begin sda_oen  <= 0 ;st<=st+1;end 
59 : if (scl_rise) st<=st+1;
60 : if (sclr[1]==0) begin sda_oen  <=1  ;st<=70 ;end

70 : begin addr[7]<=sdar[1];if (scl_rise)st<=st+1;end
71 : begin addr[6]<=sdar[1];if (scl_rise)st<=st+1;end
72 : begin addr[5]<=sdar[1];if (scl_rise)st<=st+1;end
73 : begin addr[4]<=sdar[1];if (scl_rise)st<=st+1;end
74 : begin addr[3]<=sdar[1];if (scl_rise)st<=st+1;end
75 : begin addr[2]<=sdar[1];if (scl_rise)st<=st+1;end
76 : begin addr[1]<=sdar[1];if (scl_rise)st<=st+1;end
77 : begin addr[0]<=sdar[1];if (scl_rise)st<=st+1;end    
78 : if (sclr[1]==0) begin sda_oen <= 0 ;st<=st+1 ;end 
79 : if (scl_rise) begin  st<=st+1;end 
80 : if (sclr[1]==0)begin  sda_oen <=1 ;st<=st+1;end //ack this address 
81 : begin doutr[7]<=sdar[1]; if (scl_rise) st<=82;end  
82 :  if (start_con_w)  st<=20;
else if (sclr[1]==0)   st<=101  ; // master write me data  

150 :  begin st <= st+1;end  // set read current addr 
151 :  begin st <= st+1; dinr<= din ; addr <= addr+1;end  //latch in dinr 
152 :  begin sda_oen<= ~dinr[7]; if (scl_rise)st<=st+1;end  153 :  if(sclr[1]==0) st<=st+1;
154 :  begin sda_oen<= ~dinr[6]; if (scl_rise)st<=st+1;end  155 :  if(sclr[1]==0) st<=st+1;
156 :  begin sda_oen<= ~dinr[5]; if (scl_rise)st<=st+1;end  157 :  if(sclr[1]==0) st<=st+1;
158 :  begin sda_oen<= ~dinr[4]; if (scl_rise)st<=st+1;end  159 :  if(sclr[1]==0) st<=st+1;
160 :  begin sda_oen<= ~dinr[3]; if (scl_rise)st<=st+1;end  161 :  if(sclr[1]==0) st<=st+1;
162 :  begin sda_oen<= ~dinr[2]; if (scl_rise)st<=st+1;end  163 :  if(sclr[1]==0) st<=st+1;
164 :  begin sda_oen<= ~dinr[1]; if (scl_rise)st<=st+1;end  165 :  if(sclr[1]==0) st<=st+1;
166 :  begin sda_oen<= ~dinr[0]; if (scl_rise)st<=st+1;end  167 :  if(sclr[1]==0) st<=st+1;
168 :  st<=169;
169 :  begin sda_oen<= 1;if (scl_rise)st<=st+1 ;end  
170 :  if (sdar[1]==0)  st<=180;//ACK : burst read;
       else st<=st+1;//NACK		
	   180: if (sclr[1] == 0 ) st<=150;//wait next reading 
171 :  if (stop_con_w) st<=10 ; //stop now  
//now in write state 
100 : begin doutr[7] <= sdar[1] ; if (scl_rise)st<=st+1;end
101 : begin doutr[6] <= sdar[1] ; if (scl_rise)st<=st+1;end //checked ok
102 : begin doutr[5] <= sdar[1] ; if (scl_rise)st<=st+1;end
103 : begin doutr[4] <= sdar[1] ; if (scl_rise)st<=st+1;end
104 : begin doutr[3] <= sdar[1] ; if (scl_rise)st<=st+1;end
105 : begin doutr[2] <= sdar[1] ; if (scl_rise)st<=st+1;end
106 : begin doutr[1] <= sdar[1] ; if (scl_rise)st<=st+1;end
107 : begin doutr[0] <= sdar[1] ; if (scl_rise)st<=st+1;end  
108 : begin dout<=doutr ; wr<=1 ; st<=st+1; end
109 : begin addr<=addr+1; wr<=0; st<=st+1; end
110 : if (sclr[1]==0) st<=st+1; 
111 : begin sda_oen<=0;if (scl_rise)st<=st+1;end 
112 : if (sclr[1]==0) st<=st+1; //send ACK
113 : begin sda_oen <=1;doutr[7] <= sdar[1];if (scl_rise)st<=st+1;end
114 : if (stop_con_w) st<=20; else if (sclr[1]==0) st<=101;   
 
default st<=0;
endcase
always @ (*) rd = st == 150 ;
endmodule

代码风格还是我用的本办法。

看图说话：

这里要注意以下几点：

1，SCL高电平期间SDA的输出保持不变。

2，SCL==0 时候，并且满足建立保持时间后，SDA允许数据变化。

3，SCL==1S时候如果SDA由高变低（下降沿）定义为START信号。

4，SCL==1S时候如果SDA由低变高（上升沿）定义为STOP信号。

5，当SLAVE(本代码)发送ACK后，在SCL的上升边缘被MASTER所采集到，并且MASTER要发送STOP信号，或者另外一个START信号，这时候需要考究一下SLAVE何时释放SDA输出是能信号SDA_OEN。数据手册里面描述的此时间最小是100ns。我们可以认为MASTER用SCL的上升边沿采集SLAVE发出的SDA，其保持时间只要不小于100ns就可以满足。(MASTER实际需要的保持时间应该更短)，我们这里设置100ns多一些即便是和master的STOP或者START发生两输出冲突，及短也不会有什么损坏器件的影响。

6，I2C总线建立时间是说SCL上升边沿到来之前，SDA要保持的最短时间。

7，I2C总线的建立时间是说SCL下降边沿到来之后，SDA要保持的最短时间。

上述代码简单写好了，框架和思路没有问题，但是还没有调试，细节方面应该是有点问题，明天继续看看。

===========================以下内容2022-6-6添加============================

1，ACK或者NACK是都是独立的一个BIT，没有和STOP和START混合在一起。

2，读的过程首先是设置地址，这个过程伪写，就是将地址写入内部寄存器。之后不STO而立即START，开始读出数据。每个数据之后MASTER给一个ACK，最后一个字节MASTER给一个NACK之后下个BIT发送STOP命令结束总线对话。最后一个字节虽然发送的是NACK实际上MASTER也收到了正确数据，只是为了告诉SLAVE接下来不要传输了，就发送了NACK。

3，PAGE是连续操作的字节个数，的在24C256数据手册里面看到写的是16字节，实际进行读操作时候发现读操作不受PAGE字节数限制，可以一次读出所有的字节。

4，地址是一个默认参数，每次读写操作都会使得地址寄存器加1。

5，写的操作都必须携带地址，而读的操作实际是包含了设置地址和真正读操作。这两个操作序列可以在一次I2C会话中实现，也可以分开来。

6，SCL=0期间允许数据表换，SCL上升边沿SDA的数据被采集，

SCL=1期间如果SDA由高变低被认为是I2C总线会话的开始，

SCL=1期间如果SDA由低变高认为是I2C总线会话的结束。

===========================以下内容2022-6-7添加============================

1，在case之前加一个对起始位的判断，只要有起始位到来，就认为是新的会会话开始。这样的目的是为了防止状态机进入未知状态而死机。

2，一个传输开始之后，首先是固定的发送dev_addr+读写请求，如果这时候器件允许读，则就发送ACK,否则不发送任何内容会被认为是NACK。

3，发送ACK相应了器件寻址之后，就会进入都或者写的模式。

4,进入写的模式，首先必须是写操作地址，写完操作地址后，实际又有两种情况，一种是直接继续传输写入内容，另外一种MASTER从新发送START开始新的会话（这种情况下，之前的写操作实际就是之写了地址寄存器）。

5，对4的分析，我们在处理写命令的时候，首先将前两个数据作为地址保存好，之后继续进入收取I2C写来的内容并进行实际写的状态，如果I2C主控要实际进行写，会继续往下进行写操作，如果I2C主控只是为了读而设置地址寄存器，主控会从新发出START命令，被我们检测到以后从新进入判断读写状态。

6，上述4，5说的都是写的情况，读的情况只有一种：在7位的器件地址后面紧接一位是1，说明是读，之后I2C的从设备从之前已经写好的地址寄存器里面获取地址，取数并每个字节发送到I2C的MASTER，并将地址寄存器递增加1。主机收到一个字节后就ACK一下，让I2C从设备再次发送下一个字节，如果主机不打算再接受就发送NACK，之后接着下位发送一个STOP，终止这次传输。

===================2022-6-7添加的关于I2C总线硬件接口的分析==============

1，首先有一个很重要的概念叫做“线与”，这里的“与”就是对应逻辑and，我们知道逻辑and,多个说如进行and逻辑操作，只要有一个是0，则结果是0。

2，我们看下面的总线：