EBAZ4205驱动LVDS接口屏幕

本文介绍了如何利用EBAZ4205 FPGA矿板驱动LVDS接口的8寸屏幕。由于ZYNQ不支持3.3v LVDS,作者借鉴了国外的方法,通过TMDS差分输出并上拉到1.5V模拟LVDS电平。借助Xilinx Zynq的SelectIO,实现了串并转换,结合MMCM模块生成所需时钟和彩条模块,最终成功驱动屏幕显示彩条。下一步计划实现HDMI输入。
摘要由CSDN通过智能技术生成

话说咸鱼上收了几块性价比很高的屏幕,LVDS接口的8寸屏。加上之前收的几块EBAZ4205矿板,想试试看用矿板驱动。

  1. 首先研究了下ZYNQ的LVDS接口,但是不幸的是ZYNQ不支持3.3v,只能LVDS25,这样的话就要硬件上改电源。
    在这里插入图片描述
    偶然机会看到国外友人已经成功的用LVDS驱动了屏幕,他们巧妙的用TMDS差分输出,然后用50欧姆上拉到1.5V,然后实现了LVDS电平标准的输出。
    在这里插入图片描述
    这样就不需要更改VCCO电平,很满意,决定效仿。

  2. Xilinx Zynq 里面没有专门的LVDS IP, 但是有强大的SelectIO,可以轻松实现串并转换等。可以参考UG471,以及xapp585这些文档和引用。

  3. 然后就是原理框图,因为我要实现的功能很简单,只是输出一个彩条就行,所以只要一个MMCM模块生成需要的时钟(X1)和Pixel 时钟(X7),然后是彩条模块,产生时序信号。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值