- 博客(1)
- 收藏
- 关注
RSS订阅原创 基于FPGA实现的数字位同步锁相环设计
代码说明：输入是数据信号，在该程序中这个数据速率为1M输出是经过锁相环提取的输入数据的位同步时钟信号，也就是说这个时钟的边沿和数据变化的边沿是锁定的该模块的输入时钟为32MHZ，为数据速率的32倍，这个比例关系在该代码中必须是固定的提前说明，该代码原型来自“杜勇”先生的著作《数字调制解调技术的MATLAB和FPGA实现》首先是顶层模块：DLL_TOPmodule DLL_TOP( c...
2019-05-06 22:35:02
3727
3
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人