- 博客(738)
- 收藏
- 关注
RSS订阅原创 汽车行业 IATF 16949 核心质量工具体系研究——基于五大工具与 FMEA 的全生命周期质量管控框架
汽车产业具有产品结构复杂、安全等级高、供应链层级多、批量失效后果严重等特征，对质量管理体系的全流程预防与闭环控制能力提出严苛要求。以 APQP、PPAP、SPC、MSA、CP 为核心的汽车质量工具，以及 DFMEA、PFMEA 构成的失效模式与影响分析工具，是 IATF 16949 质量管理体系落地的关键技术载体。本文以汽车质量工具体系的可视化逻辑为研究蓝本，系统界定 APQP、DFMEA、PFMEA、MSA、SPC、CP、PPAP 七类工具的定义、功能边界、适用阶段及其输入输出关系，解构各工具在时序递进、
2026-10-14 00:45:00
301
原创 MEMS 传感器的机-电转换机理与微结构体系解析
微机电系统（Micro-Electro-Mechanical System, MEMS）传感器是现代感知技术的核心器件，其本质是在单芯片系统内完成机械量到电信号的跨域转换。本文基于 MEMS 传感器结构原理图，系统拆解其从物理激励、微结构形变、信号调理到数字输出的完整信号链路，逐一剖析九类功能微结构的作用机制与耦合关系，对比电容式与压阻式两种主流感知原理的物理基础、性能边界与适用场景，阐明 MEMS 将宏观物理世界的运动、压力等信息转化为计算机可读数字信号的底层逻辑。在此基础上，本文进一步讨论微尺度效应带来
2026-10-14 00:15:00
580
原创 CAN总线数据帧结构：位级编码、协议机制与代际演进的系统性分析
CAN总线数据帧是ISO 11898-1定义的协议数据单元，由帧起始（SOF）、仲裁段、控制段、数据段、CRC段、ACK段和帧结束（EOF）七个字段顺序构成。本文以ISO 11898-1:2024为基准，对经典CAN数据帧的七个字段进行逐位级解剖，揭示各字段的设计逻辑与工程含义。分析表明，SOF的显性位设计是CAN无需独立时钟线实现位同步的物理锚点；仲裁段中标识符数值编码与RTR位显隐性分配共同构成了非破坏性逐位仲裁的协议基础；控制段保留位的“发送显性、接收宽容”策略为CAN FD的向后兼容扩展预留了编码空
2026-10-13 00:45:00
437
原创 CAN总线电平特性分析：差分信号、显隐性逻辑与物理层电气规范
CAN总线的电平特性是其物理层可靠性的核心基础，也是非破坏性逐位仲裁机制得以在物理层面实现的先决条件。本文以ISO 11898-2为基准，对CAN总线的电平特性进行系统性分析。首先，阐释差分信号传输的基本原理及其对共模干扰的抑制机制。其次，解析显性电平与隐性电平的电压定义、驱动器输出特性及接收器阈值规范，揭示“显性覆盖隐性”的线与逻辑如何在物理层实现仲裁功能。进而，分析共模电压范围、终端匹配对信号完整性的影响，以及收发器差分输入阻抗对总线负载的约束。最后，讨论CAN FD在数据段可能采用的低摆幅电压策略及其
2026-10-13 00:15:00
660
原创 惯性传感器（IMU）：从器件原理到系统集成的研究综述
惯性测量单元（Inertial Measurement Unit, IMU）作为不依赖外部信号源的运动感知核心器件，在导航定位、姿态控制与运动分析等领域发挥着不可替代的作用。本文从器件级原理出发，系统梳理了IMU中加速度计与陀螺仪的核心传感机制，涵盖科里奥利效应与萨格纳效应两大物理原理及电容式、压阻式、谐振式等典型 transduction 方案；进而分析了零偏、标度因数误差、安装误差与随机游走等主要误差源，并综述了系统级标定与智能补偿方法的研究进展。在系统集成层面，重点讨论了IMU与GNSS、视觉传感器及
2026-10-12 00:30:00
699
原创 Zephyr Peripheral MTU Update 功能实现
ATT MTU 大小直接决定 BLE 单包有效载荷上限。默认 23 字节的 ATT_MTU 仅能承载 20 字节应用数据，严重制约吞吐量。本文系统阐述 Zephyr 平台下 Peripheral 端 MTU 更新的实现方法，涵盖 MTU 语义辨析、协商机制、Kconfig 配置、运行时 API 调用及回调验证。研究表明，Peripheral 端提升 MTU 需同时满足链路层缓冲区扩容与ATT 层 MTU 配置两项前提，并通过 bt_gatt_exchange_mtu() 或 CONFIG_BT_GATT_A
2026-10-12 00:15:00
230
原创 CAN总线控制段：位级结构、DLC编码、代际扩展与错误处理的系统性分析
CAN总线数据帧的控制段是位于仲裁段与数据段之间的6位字段，承担数据长度指示与格式标识两项核心功能。本文以ISO 11898-1:2024为基准，对经典CAN控制段的位级结构进行系统性分析。首先，逐位解析IDE位、保留位r0/r1和4位数据长度代码（DLC）的编码规则与设计逻辑，揭示标准帧与扩展帧中控制段构成的差异及其与仲裁段位分配的协调关系。其次，分析DLC编码的“编码空间预留”策略——经典CAN中DLC值9至15的未定义状态为CAN FD的非线性长度扩展提供了编码基础。进而，讨论控制段在CAN FD中的
2026-10-09 00:45:00
523
原创 STM32F407 HAL库CAN功能实现：从bxCAN硬件架构到工程实践的深度解析
STM32F407内置的bxCAN外设是嵌入式CAN节点设计的核心硬件基础，其三个发送邮箱、两个三级深度接收FIFO和28个可配置过滤器组的架构，旨在以最小的CPU负载高效处理大量CAN报文。本文以STM32F407为平台，从硬件架构、CubeMX配置、位时序计算、过滤器设计、收发实现、错误管理和调试优化七个维度，系统分析基于HAL库的CAN功能实现方法。首先，阐述bxCAN的硬件资源分布及其在CAN1与CAN2之间的共享机制。其次，解析CubeMX配置中的关键决策点，包括时钟树设置、位时序参数计算与采样点
2026-10-09 00:15:00
871
原创 SSI协议：同步串行接口的原理、机制与工程应用系统性综述
同步串行接口（Synchronous Serial Interface，SSI）是一种面向绝对式编码器与工业控制器之间点对点通信的同步串行协议，是工业运动控制领域部署最广泛的绝对位置反馈接口之一。SSI采用主从架构与差分RS-422物理层，由控制器产生时钟脉冲序列驱动编码器逐位输出位置数据，具有协议简洁、抗干扰能力强、断电后位置不丢失等特性。本文从协议定位、帧结构、时序机制、物理层实现、应用架构及技术演进六个维度，对SSI协议进行系统性技术分析。首先，梳理SSI在工业编码器接口体系中的定位及其与异步串行通信
2026-10-08 09:42:24
502
原创 格雷码：数学构造、编码转换及其在绝对式位置反馈中的应用
格雷码（Gray Code）是一种相邻码字汉明距离恒为1的二进制编码，由Frank Gray于1953年提出并应用于脉冲编码通信。其核心特性——相邻位置仅有一位变化——使其在绝对式编码器、旋转位置传感器和跨时钟域数据传输中具有不可替代的工程价值。本文从数学定义出发，阐释格雷码与n维超立方体哈密顿回路之间的等价关系，给出反射构造法和二进制互转算法；进而分析格雷码在SSI协议中的具体应用，包括位置数据的位序传输、控制器端解码以及其与CRC校验的互补关系；最后讨论格雷码不能检测单比特错误的固有局限，并简要介绍平衡
2026-10-08 09:41:45
326
原创 格雷码的典型实例
格雷码核心特性为相邻码字仅一位不同，实现循环编码。通过3/4位实例展示其构造，二进制与格雷码互转可通过异或运算高效完成。应用于SSI编码器位置传输与异步FIFO指针同步，有效避免多比特翻转导致的采样错误。但格雷码无纠错能力，单比特错误无法检测，强干扰下需结合CRC或差分传输保障数据完整性。
2026-10-07 10:33:50
337
原创 多圈绝对值编码器：实现原理、技术路线与性能边界的系统性分析
多圈绝对值编码器在单圈绝对位置的基础上增加了圈数记录能力，使系统在断电后仍能恢复完整的绝对位置信息。其技术本质在于解决一个核心矛盾：圈数信息必须与轴的旋转解耦而独立维持，但维持方式的不同导致了多种技术路线并存的格局。本文从系统架构出发，系统分析四类主流实现方案的原理：机械齿轮传动方案通过减速齿轮组将圈数信息物化为多级码盘的物理位置；电池备份方案以电子计数器配合备用电源实现电圈数记录；韦根效应方案利用Wiegand传感器在磁场反转时产生的电脉冲同时完成能量收集与脉冲计数，实现无电池、无齿轮的全电子化圈数记录；
2026-10-07 10:33:05
592
原创 EtherCAT协议：从“飞读飞写”机制到分布式时钟同步的实时以太网架构深度解析
EtherCAT（Ethernet for Control Automation Technology）由德国倍福自动化公司于2003年提出，是工业实时以太网领域性能最卓越的协议之一。其核心设计理念在于：以标准以太网物理层为基础，通过从站控制器（ESC）的硬件“飞读飞写”机制实现对报文的在线处理，从而在保持以太网兼容性的同时实现微秒级循环周期和纳秒级同步精度。本文从协议分层架构、报文处理机制、分布式时钟同步、拓扑结构与冗余、设备模型与协议栈五个维度，对EtherCAT进行系统性技术分析。首先，梳理Ether
2026-10-02 00:15:00
745
原创 CANopen协议：基于CAN的高层协议架构、通信模型与工业应用深度解析
CANopen是由CiA（CAN in Automation）协会制定并维护的基于CAN总线的高层协议与设备规范体系，自20世纪90年代发布以来，已成为工业自动化、运动控制、医疗设备及轨道交通等领域最广泛部署的嵌入式网络协议之一。CANopen的核心设计在于以“对象字典”为中心的数据模型，通过PDO（过程数据对象）实现时间关键数据的实时交换，通过SDO（服务数据对象）实现对设备参数的配置与诊断，并通过NMT（网络管理）状态机实现对网络节点的统一管控。本文从协议分层架构、核心通信机制、设备描述体系、代际演进及
2026-10-01 00:30:00
669
原创 串口与CAN总线：协议架构、通信机制与工程选型的深度比较
串口（以UART为硬件基础，涵盖TTL、RS-232、RS-485等电气标准）与CAN总线是嵌入式与工业通信领域部署最广泛的两类有线串行通信技术。二者虽同属串行通信范畴，但在协议栈深度、介质访问控制、错误处理机制和组网能力上存在根本性差异。本文从协议架构、物理层、数据链路层、介质访问控制、可靠性机制、拓扑结构与工程选型六个维度，对串口与CAN总线进行系统性比较。分析表明，串口本质上是一种物理层与数据链路层极简的点对点异步传输方案，其通信可靠性高度依赖应用层实现；CAN则是一种内置多主仲裁、多层错误检测与故障
2026-10-01 00:15:00
774
原创 CAN总线协议：从经典CAN到CAN XL的技术演进、机制分析与应用
CAN（Controller Area Network）总线自20世纪80年代由Bosch公司提出以来，历经经典CAN、CAN FD和CAN XL三代技术演进，已成为汽车电子与工业控制领域最广泛部署的现场总线协议。本文从协议规范演进、核心通信机制、实时性理论、量化性能对比、应用架构及安全挑战六个维度，对CAN总线进行系统性技术分析。首先，梳理ISO 11898系列标准的迭代脉络，明确三代CAN协议在帧格式、数据载荷和速率能力上的代际差异。其次，深入剖析非破坏性逐位仲裁、位填充与时钟同步、错误检测与故障约束等
2026-09-30 00:30:00
753
原创 光敏传感器在 nRF Connect SDK 中的集成方案与实现
光敏传感器是嵌入式环境感知系统的核心组件。本文系统阐述了 nRF Connect SDK（NCS）平台下两类光敏传感器的集成方法：集成数字光传感器（通过 I2C 接口输出校准照度值）与模拟光敏器件（通过 SAADC 采集分压信号）。文章从器件选型、设备树配置、驱动 API 与工程调试四个维度展开，重点分析了 OPT3001、VEML7700、TSL2591 与 ISL29035 等代表性器件的 NCS 支持现状与实现路径。研究表明，Zephyr Sensor 子系统为数字光传感器提供了统一的 sensor_
2026-09-30 00:15:00
306
原创 光敏传感器在 nRF Connect SDK 中的实现方案
光敏传感器是嵌入式环境感知的基础组件。本文基于 nRF Connect SDK（NCS）平台，系统阐述了光敏电阻（LDR）与光敏晶体管两类模拟光敏器件通过 SAADC 外设实现光照检测的完整方法。文章从硬件分压电路、设备树配置、ADC 序列参数与工程调试四个层面展开，重点分析了 nRF5340 上常见的“Channel 0 not configured”错误机理及其基于设备树 Overlay 的解决方案。研究表明，NCS 中 SAADC 的通道配置已从传统寄存器编程完全迁移至设备树声明，正确编写 Overl
2026-09-29 10:53:18
312
原创 蓝牙一对多连接方案及实现
蓝牙低功耗（BLE）一对多连接是物联网、音频与传感网络中的核心组网需求。本文系统梳理了基于 nRF Connect SDK（NCS）的蓝牙一对多连接方案，将其归纳为独立连接型、中继转发型、动态身份型与周期性广播型四类架构。文章分析了各类方案的连接模型、资源消耗与适用场景，并给出了基于 NCS/Zephyr 的关键配置参数与实现路径。研究表明，方案选择需在连接数、功耗、延迟与实现复杂度之间进行权衡，nRF5340 等平台在合理配置下可支持多达 20 条并发链路。
2026-09-29 10:43:43
727
原创 GD32F505 的主要资源、性能及应用深度分析
GD32F505 是兆易创新于 2025 年 11 月正式推出的 GD32F503/505 高性能系列中的旗舰型号，基于 Arm Cortex-M33 内核，最高主频 280 MHz，是 GD32F5xx 系列中面向高性能工业控制与数字电源应用的核心产品。本文从核心性能、存储配置、外设资源、安全机制、可靠性设计及典型应用场景六个维度，对 GD32F505 进行系统性分析。研究表明，GD32F505 凭借 4.10 CoreMark/MHz 的能效比、灵活的存储分配能力、3 Msps ADC 及 CAN-FD
2026-09-25 00:15:00
167
原创 Cortex-M33 硬件安全隔离（TrustZone）：原理、实现与应用
TrustZone 是 Armv8-M 架构引入 Cortex-M 系列的硬件安全隔离技术，Cortex-M33 作为首批支持该架构的处理器之一，将系统级安全从软件层面提升至硬件强制隔离层面。与 Cortex-M4 和 Cortex-M7 依赖 MPU 实现进程级隔离不同，TrustZone 在 CPU 内部构建了安全（Secure）与非安全（Non-secure）两个硬件隔离的执行域，通过安全归属单元（SAU）、安全/非安全双 MPU、堆栈限制寄存器等机制实现资源访问的硬件级管控。
2026-09-24 01:15:00
644
原创 Cortex-M7 的 ITCM 与 DTCM：紧耦合内存的原理与应用方法
紧耦合内存（Tightly Coupled Memory, TCM）是 Cortex-M7 内核区别于 Cortex-M4 和 Cortex-M33 的关键存储特性，分为指令 TCM（ITCM）和数据 TCM（DTCM）。与依赖缓存和总线矩阵的通用 SRAM 不同，TCM 通过专用总线直接连接内核，提供确定性的单周期访问，是实时控制和确定性任务的关键存储资源。本文从硬件架构、访问机制、ECC 保护、配置方法和应用策略五个维度系统分析 TCM 的工作原理。研究表明，ITCM 的 64 位接口配合 Cortex
2026-09-24 00:15:00
267
原创 Cortex-M7 内核特性及其与 Cortex-M4、Cortex-M33 的差异比较
Cortex-M7 是 Arm Cortex-M 处理器系列中性能最高的成员，基于 Armv7E-M 架构，采用 6 级超标量流水线与动态分支预测技术，最高主频可达 600 MHz。本文从流水线架构、指令集与运算能力、存储子系统、中断与实时性、安全特性五个维度对 Cortex-M7 内核进行深入分析，并与 Cortex-M4（Armv7E-M）和 Cortex-M33（Armv8-M Mainline）进行系统比较。研究表明，Cortex-M7 在原始算力（2.14 DMIPS/MHz、5.01 CoreM
2026-09-23 02:15:00
248
原创 GD32H759I 微控制器在实际应用中的性能表现、功耗特性与安全机制
GD32H759I 是兆易创新基于 Arm Cortex-M7 内核推出的超高性能微控制器，最高主频 600 MHz，集成了 3840 KB 片上 Flash、1024 KB SRAM、64 KB L1 Cache 以及多种硬件加速单元。本文围绕 GD32H759I 在实际应用中的性能表现、功耗特性及安全机制三个维度展开深度分析。性能方面，基于 CoreMark 基准测试（2888 分）和 Dhrystone 测试（1552 DMIPS）的官方数据，结合 TCM 零等待执行与硬件加速器的实际应用案例，分析了
2026-09-23 00:30:00
752
原创 GD32F527微控制器特性深度分析
随着工业物联网、安全嵌入式系统和高性能控制应用的快速发展，对微控制器的算力、存储容量、信息安全及外设集成度提出了更高要求。GD32F527是兆易创新（GigaDevice）推出的基于Arm Cortex-M33内核的高性能微控制器，最高主频200 MHz，集成了大容量Flash与SRAM、硬件加密加速单元、安全启动机制以及丰富的外设接口。本文从内核架构、存储配置、安全与功能安全特性、外设接口、封装与工作条件等方面对GD32F527进行了系统性分析，并与GD32F4xx系列进行了对比研究。分析结果表明，GD3
2026-09-22 15:08:40
185
原创 GD32F527微控制器特性深度分析与研究
随着工业物联网、安全嵌入式系统和高性能控制应用的快速发展，对微控制器的算力、存储容量、信息安全及外设集成度提出了更高要求。GD32F527是兆易创新（GigaDevice）推出的基于Arm Cortex-M33内核的高性能微控制器，最高主频200 MHz，集成了大容量Flash与SRAM、硬件加密加速单元、安全启动机制以及丰富的外设接口。本文从内核架构、存储配置、安全与功能安全特性、外设接口、封装与工作条件等方面对GD32F527进行了系统性分析，并与GD32F4xx系列进行了对比研究。
2026-09-22 14:58:37
449
原创 从部件整合到架构重构：LVGL 主要发行版本演进的系统性分析
LVGL作为嵌入式图形库领域的代表性项目，其版本演进反映了嵌入式UI框架在资源约束与功能需求之间的持续权衡。本文以v8.0与v9.0两次架构分水岭为分析主线，系统梳理LVGL从部件整合、布局系统引入，到渲染架构解耦、并行化改造，再到数据绑定范式确立与质量工程建设的完整演进路径。研究表明，LVGL的版本迭代遵循“架构重构—功能扩充—质量加固”的周期性规律，v8.x实现了从传统嵌入式GUI向现代声明式UI范式的转型，v9.x则完成了面向异构计算环境的渲染架构重构。本文进一步分析了v10的演进方向，包括驱动后端显
2026-09-21 15:40:48
333
原创 基于TiTan(RA8P1) BLDC电机运行状态缺陷AI监测系统
针对直流无刷电机（BLDC）在工业应用中故障隐蔽性强、传统阈值监控方法适应性不足等问题，本系统设计并实现了一种基于TiTan（RA8P1）开发板的BLDC电机运行状态缺陷AI监控系统。系统以瑞萨RA8P1微控制器为核心硬件平台，该芯片采用1GHz Arm Cortex-M85与250MHz Cortex-M33双核架构，并集成Ethos-U55神经处理单元（NPU），单芯片可实现256 GOPS的AI推理性能。系统通过电机驱动板采集三相电流、母线电压及逆变器温度等多维传感信号，在Cortex-M85核心上将
2026-09-01 22:26:49
234
1
原创 LTE UE-Category 4（CAT4）关键特性深度解析
LTE UE-Category 4（CAT4）的核心价值在于平衡高速数据传输、技术复杂度与成本，其关键特性围绕速率性能、调制编码、多天线技术、网络适配、业务承载等维度展开，是 3GPP Rel.8 定义的里程碑式终端能力标准，支撑了 4G 时代中高端移动宽带和高速物联网应用的普及。
2026-08-28 12:41:41
394
原创 TensorFlow Lite Micro：面向TinyML系统的嵌入式机器学习推理框架
TensorFlow Lite Micro（TFLM）是一个开源的机器学习推理框架，专门设计用于在资源极度受限的嵌入式系统上运行深度学习模型。面对嵌入式系统严苛的资源约束（通常仅有几十KB的内存）和高度碎片化的硬件生态，TFLM通过基于解释器的独特架构、静态内存分配策略和模块化算子设计，在保持跨平台灵活性的同时实现了极低的运行时开销。本文系统阐述TFLM的设计动机、核心架构、内存管理机制、性能优化策略及其典型应用场景，旨在为TinyML领域的研究与工程实践提供参考。
2026-07-20 10:40:34
871
原创 基于磁力计与MEMS-IMU融合的姿态角解算方法研究
针对MEMS惯性测量单元（IMU）单独使用时航向角易受陀螺仪零偏积分漂移影响、磁力计易受环境硬铁干扰导致精度下降的问题，本文提出并实现了一种基于STM32嵌入式平台的9轴传感器融合姿态解算方法。系统以STM32F4微控制器为核心，通过I²C总线采集加速度计、陀螺仪和磁力计数据，采用椭球拟合算法实现磁力计的硬铁与软铁校准，并引入Mahony互补滤波算法将三轴数据融合为四元数，进而解算出横滚、俯仰和航向角。实验结果表明，该校准方法有效降低了环境磁场畸变，融合算法在静态下姿态角波动范围控制在±0.5°以内，动态响
2026-06-29 00:15:00
514
原创 基于四元数的MEMS姿态融合算法：理论推导与嵌入式实现
针对MEMS惯性传感器在动态姿态测量中陀螺仪积分漂移与加速度计运动干扰的互补性问题，本文系统研究了基于四元数的姿态融合算法。从四元数代数基础出发，严格推导了四元数运动学微分方程及其离散化形式，建立了Mahony互补滤波器的完整数学模型。通过引入比例-积分（PI）反馈机制，利用加速度计的重力场观测对陀螺仪角速度进行闭环校正，实现了高频姿态跟踪与低频姿态基准的协同优化。在STM32F407嵌入式平台上实现了该算法，并通过静态收敛实验与动态摇摆实验验证了其有效性与实时性。实验结果表明，静态条件下俯仰角与横滚角误差
2026-06-25 09:59:55
894
原创 科里奥利效应在微机电陀螺仪中的物理实现与性能优化研究
科里奥利效应是旋转参考系中运动物体所受虚拟力的基本物理规律，其为微机电系统（MEMS）陀螺仪摆脱传统高速旋转部件、实现芯片级角速度检测提供了根本性的物理依据。本文从非惯性系动力学出发，系统推导了科里奥利力的数学表达式及其物理内涵，在此基础上深入阐述了MEMS科里奥利振动陀螺仪（CVG）“驱动-检测”双模态耦合的工作机制，建立了完整的系统动力学模型与传递函数。进一步地，本文分析了I型与II型陀螺仪的分类范式，对比了音叉式、环式等主流结构架构的优缺点，并重点探讨了模态匹配、正交误差抑制及非线性奇点增强等核心性能
2026-06-25 09:47:43
443
原创 MEMS电容式加速度计的系统研究：理论、优化与典型器件分析
微机电系统（MEMS）电容式加速度计凭借其微型化、低功耗、高精度及优异的温度稳定性，已成为现代惯性传感领域的核心器件。本文从基础动力学模型出发，系统阐述了电容式检测的理论框架、关键结构与设计范式及制造工艺演进。在此基础上，以业界广泛应用的MPU-6050六轴运动传感器为典型分析载体，深入剖析其加速度计与陀螺仪的物理建模、量程配置、噪声特性及零偏漂移等关键性能指标，并探讨了基于数字运动处理器（DMP）的多源数据融合策略。研究表明，器件级性能与系统级应用之间存在灵敏度-带宽-噪声的固有三角约束，而MPU-605
2026-06-24 11:11:51
768
原创 STM32F103 ADC 转换时间与最大采样率：深度分析与工程优化
本文系统论述STM32F103系列微控制器内置12位逐次逼近型ADC的转换时间构成与最大采样率制约因素。从SAR ADC的转换时序出发，推导了采样时间、ADC时钟频率与总转换时间的精确数学关系；定量分析了多通道扫描模式、数据传输方式（DMA/中断/轮询）、触发源类型（软件/定时器）对实际可达采样率的影响；结合数据手册电气特性与工程实测数据，给出了不同应用场景下的优化配置方案与设计准则。本文旨在为需要高精度、高吞吐率模拟采集的嵌入式系统提供理论依据与实践指导。
2026-06-24 10:35:49
721
原创 基于定时器触发的STM32F103多通道ADC数据采集时间分析
针对STM32F103微控制器在多通道模拟信号采集中的应用需求，本文系统分析了定时器硬件触发模式下，10个规则通道顺序扫描采集的总时间计算方法。基于逐次逼近型ADC的转换时序模型，推导了采样时间、ADC时钟频率与总采集时间的数学关系，给出了典型参数配置下的定量计算结果，并讨论了定时器触发周期的约束条件与工程优化策略。研究结果表明，在12 MHz ADC时钟下，10通道完成一次完整扫描所需时间为21.7 μs至210 μs，具体取决于所选采样周期。本文可为多通道同步采集系统的定时器配置提供理论依据。
2026-06-23 13:02:52
679
原创 基于STM32G4定时器输入捕获的BLDC霍尔传感器高精度测速方法
针对直流无刷电机（BLDC）在工业控制中对转速测量的实时性与精度要求，提出一种基于STM32G4系列微控制器高级定时器输入捕获功能的霍尔传感器测速方案。本文首先分析霍尔传感器输出信号特性与电机转子机械角度的关系，推导基于电周期的转速计算公式；其次，详细阐述定时器时基参数、双边沿捕获、数字滤波及溢出补偿的配置方法；然后，给出基于HAL库的完整驱动代码，包括初始化、中断服务与溢出处理机制；最后，通过实验验证测速误差在±0.3%以内，并对比瞬时法与固定窗口法的适用场景。本文方法具有硬件资源占用少、实时性强、抗干扰
2026-06-23 13:02:22
721
原创 STM32F103RET6 定时器 4（TIM4）深度技术解析
TIM4 是 STM32F103RET6 中的一个 16 位通用定时器，具备 4 个独立捕获/比较通道。其核心功能包括：基础定时、PWM 生成、输入捕获、正交编码器接口以及定时器间的触发同步。TIM4 挂载于 APB1 总线，当 APB1 预分频器（PPRE1）不等于 1 时，TIM4 的时钟频率 TIMxCLK 为 APB1 频率的两倍。在典型系统配置（SYSCLK = 72 MHz，AHB = 72 MHz，APB1 = 36 MHz，PPRE1 = 2）下，TIMxCLK = 2 × 36 MHz =
2026-06-22 00:30:00
517
原创 STM32 霍尔传感器接口深度解析：基于定时器触发中断的 BLDC 六步换相实现
无刷直流电机（BLDC）的精确换相依赖于对转子位置的实时感知。基于霍尔传感器的六步换相法，其性能瓶颈在于从霍尔信号边沿检测到功率器件动作的延迟。本文深入剖析 STM32 定时器的霍尔传感器模式（Hall Sensor Mode） ，揭示其硬件级零延迟换相的底层机制，并提供面向工程实践的高可靠性代码框架与调试方法论。
2026-06-22 00:15:00
1023
原创 Claude Code：面向软件工程任务的自主代理系统研究
Claude Code 是 Anthropic 公司于 2025 年发布的终端型自主编码代理系统。区别于传统的代码补全工具，该系统基于“感知-思考-行动-验证”的智能体循环架构，具备 200K token 的标准上下文窗口（通过 API 可扩展至 100 万 token），能够直接操作文件系统、执行 Shell 命令、管理 Git 仓库及运行测试任务。本文系统阐述 Claude Code 的核心技术架构，包括多代理协作机制、Model Context Protocol 集成、技能与钩子系统以及项目记忆文件
2026-06-19 00:15:00
411
将lvgl源代码转换为.lib(stm32-f407-lvgl-lib-proj)
2024-06-21
应用lvgl的.lib 的一个范例（stm32-f407-lvgl-lib-ui-proj）
2024-06-21
通用性I2C接口的应用之驱动SHT20（N32G45XVL-STB）
2024-06-19
STM32F407之移植LVGL(8.4.0)-UI
2024-06-18
lvgl-demo-MusicPlayer
2024-06-18
stm32-f407-lcd-lvgl-proj-MusicPlayer
2024-06-18
STM32F407之移植LVGL(8.4.0stm32-f407-lcd-lvgl-proj）
2024-06-18
VMware-workstation-full-15.5.6-16341506
2024-06-15
和lvgl UI开发仿真相关的软件
2024-06-15
N32G45XVL-STB之移植LVGL(lvgl-8.2.0)
2024-06-08
使用PID算法实现DAC模拟量输出的快速调节
2024-05-30
stm32-f103-rct6-motor-speed
2024-05-29
PID算法在电机速度控制上的应-测试源码
2024-05-28
STM32高级控制定时器（STM32F103）：PWM 输入模式
2024-05-25
stm32-f103-rct6-输入捕获测试代码
2024-05-25
stm32-f407-bmp085-proj
2024-05-21
stm32-f407-fsmc-sRAM
2024-05-16
stm32-f407-lcd-ft6336-proj
2024-05-12
基于STM32移植lvgl(V8.2)（SPI接口的LCD）
2024-05-10
env-windows-v2.0.0-venv RT-Thread 开发环境
2025-10-26
mp6050-dmp-motion-driver-6.12
2025-08-27
nrf52-development-kit-nRF52832-DK-BOARD, 包括原理图，PCB等相关设计资料
2025-06-08
直流无刷电机控制（FOC）：速度闭环模式 直流无刷电机控制（FOC）：电流模式 直流无刷电机控制（FOC）：位置模式
2025-01-09
基于野火Renesas R7FA8D1BH (Cortex-M85)开发板，设计的一款智能控制小车
2024-10-10
RT-Thread Nano版本在STM32F103RB上的快速移植
2024-09-09
RT-Thread（Nano版本）的快速移植（基于NUCLEO-F446RE）
2024-09-07
Renesa Version Board开发RT-Thread 之UART驱动应用
2024-08-25
NUCLEO-F446RE： STM32F446RE实现多通道ADC转换功能实现（DMA）
2024-07-06
STM32F103RB多通道ADC转换功能实现（DMA）
2024-07-05
FSP-Project-RA8-adc-oled：Renesas R7FA8D1BH (Cortex-M85) 的综合应用
2024-07-01
FSP-Project-RA8-uart-test：Renesas R7FA8D1BH (Cortex-M85)串口应用总结
2024-06-29
FSP-Project-RA8-test：搭建瑞萨R7FA8D1BHECBD-BTB的开发调试环境（DAP-LINK: N32G
2024-06-28
W25QXX-STM32F4-ALY：设计NOR Flash（SPI接口）的Flashloader(MCU: stm32f4)
2024-06-28
M29W128GL-STM32F4-ALY 源代码
2024-06-27
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人