- 博客(2)
- 收藏
- 关注
RSS订阅翻译 数字芯片学习（三）——使用流水线
最近在学习FPGA，来源于教材。——夏宇闻《Verilog数字系统设计教程》为什么要使用流水线提高了吞吐量（throughput），流水线的设计方法已经在高性能的,、经常需要大规模的运算的系统中得到了广泛的应用，如CPU、高性能DSP。流水线化之前的设计，系统只能用较慢的时钟，流水化之后的设计，系统时钟可以大大加快。如图：流水线的代价：增加了较多的寄存器数量。何为流水线？流水线设计是将规模较大的、...
2018-04-17 09:04:31
3507
原创 异步FIFO
参考文献为：Clifford的经典论文《Simulation and Synthesis Techniques for Asynchronous FIFO Design》一共有两篇文章。格雷码和二进制之间的转换： 图1异步FIFO的设计难点：1.判断空/满标志设置一个快要空/快要满,空/满的标志位。空：“空”信号产生在读时...
2018-04-16 21:01:37
1160
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人