- 博客(5)
- 收藏
- 关注
RSS订阅原创 关于开发Spartan-7 xc7s6 FPGA综合编译时遇到的问题记录
[Constraints 18-5210] No constraints selected for write.[DRC CFGBVS-1] Missing CFGBVS and CONFIG_VOLTAGE Design Properties: Neither the CFGBVS nor CONFIG_VOLTAGE voltage property is set in the current_design. Configuration bank voltage select (CFGBVS)
2022-11-04 15:13:27
5303
原创 lattice防止信号被优化（管脚分配时定义的引脚被分配到unconnected无关联引脚上导致无法配置）
在使用过程中发现，自己配置的输入端口，有时候会莫名其妙的被识别为无关联端口（是有被使用到的正常引脚，无语法错误）。可以在端口定义之前添加一行代码。综合过后端口被正常识别为input。猜测可能是被综合器优化掉了。...
2022-08-29 18:17:13
2374
2
原创 错误:有序端口连接不能与命名端口连接混合“Error:Ordered port connections cannot be mixed with named port connections”
在使用VIVADO进行FPGA例化模块时提示错误“错误:有序端口连接不能与命名端口连接混合”，Error:Ordered port connections cannot be mixed with named port connections，如下图：这是由于例化格式不合规导致，一般是两种情况：1.最后一行多了一个逗号。2.前面漏写了句号。将上述错误更正即可消除该报错。...
2022-06-02 09:50:32
10987
2
原创 VIVADO自定义IP核出现警告[IP_Flow 19-3153] Bus Interface ‘clk‘: ASSOCIATED_BUSIF bus parameter is missing.的消除
在自定义IP封装时会提示“[IP_Flow 19-3153] Bus Interface 'clk': ASSOCIATED_BUSIF bus parameter is missing.”警告，虽然这个警告对于IP的功能并没有影响，但对于强迫症开发者来说还是想消除掉。
2022-05-11 17:50:10
4001
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人