VIVADO自定义IP核出现警告[IP_Flow 19-3153] Bus Interface ‘clk‘: ASSOCIATED_BUSIF bus parameter is missing.的消除

        在自定义IP封装时会提示“[IP_Flow 19-3153] Bus Interface '自定义端口名': ASSOCIATED_BUSIF bus parameter is missing.”警告,虽然这个警告对于IP的功能并没有影响,但对于强迫症来说,不消除总感觉心里不舒服。

在这里介绍一个简单的方法来一键消除这个警告(亲测有效)

这里我的软件版本是vivido2019.2(vivado2017.4也有类似问题)。在执行“Ports and Interfaces”操作时提示一个警告

总线接口'clk': ASSOCIATED_BUSIF总线参数缺失。

这是由于有时候软件自动将时钟和复位端口包含进“Clock and Reset Signals”总线中

因此只需要将该引脚从Clock and Reset Signals总线中移除即可。

右击该端口,选择“Remove Interface”

可以看到端口移出后警告消除。

如果需要添加总线来消除警告,可以参考vivado创建IP时出现IP_Flow 19-3153] Bus Interface ‘user_clk‘: ASSOCIATED_BUSIF bus parameter is missing解决_yyz1988的博客-CSDN博客

该博主文章有讲解如何添加总线参数来消除警告。

///

第一次写博客,如有笔误欢迎指正。感谢阅读!

  • 7
    点赞
  • 8
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Vivado是一种流行的FPGA设计工具,它提供了许多IP核来加速开发过程。然而,并不是所有的需求都可以通过Vivado自带的IP核来满足。在这种情况下,设计师可以创建自己的自定义IP核以实现特定的功能或加速系统性能。 创建自定义IP核的方法与使用Xilinx官方IP核的方法类似。首先,你需要使用VivadoIP Integrator界面来创建一个新的IP。在创建过程中,你可以指定IP的输入输出接口、功能和参数等信息。接下来,你需要使用HDL语言(如Verilog或VHDL)编写IP的逻辑代码。这些代码将定义IP的行为和功能。 一旦你完成了IP的逻辑设计,你可以将它综合到FPGA设备中进行验证。你可以使用Vivado的综合和实现工具来生成bitstream文件,并将其加载到FPGA设备中进行测试。 对于其他工程中使用封装好的IP核的情况,你需要将IP核文件添加到IP核库中。这样,在其他工程中就可以直接使用这个封装好的IP核了。 总的来说,Vivado提供了强大的功能来创建自定义IP核,以满足特定的设计需求。通过设计自定义IP核开发者可以更好地定制化设计,提高开发效率。<span class="em">1</span><span class="em">2</span><span class="em">3</span> #### 引用[.reference_title] - *1* *2* *3* [Vivado自定义IP核](https://blog.csdn.net/mengzaishenqiu/article/details/130048317)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_chatgpt_common_search_pc_result","utm_medium":"distribute.pc_search_result.none-task-cask-2~all~insert_cask~default-1-null.142^v93^chatsearchT3_1"}}] [.reference_item style="max-width: 100%"] [ .reference_list ]

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值