![](https://img-blog.csdnimg.cn/20190927151043371.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
Vivado
文章平均质量分 55
无
他不是混子QAQ
这个人很懒什么也没有留下
展开
-
ALU——调用加法乘法模块
无原创 2022-11-24 17:57:28 · 1632 阅读 · 0 评论 -
寄存器堆-个人记录
无原创 2022-10-30 15:24:40 · 672 阅读 · 0 评论 -
Verilog 乘法器
无原创 2022-10-08 16:42:16 · 7881 阅读 · 3 评论 -
Problem 21: Connecting ports by name(Module name)
无原创 2022-10-03 11:18:00 · 79 阅读 · 0 评论 -
记录一下32位串行加法器的实现
vivado学习记录原创 2022-10-01 17:02:47 · 1240 阅读 · 1 评论 -
HDLBits 中文导学——自知乎
无原创 2022-09-30 12:36:24 · 406 阅读 · 0 评论