![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
Fpga
文章平均质量分 61
雨后天空依旧美丽
这个作者很懒,什么都没留下…
展开
-
modelism仿真do文件编写(查看.v内部信号)
就在差点要放弃的时候终于搞出来了,突然冒出一个想法,写博客一是来记录一下编写的时候注意事项方便以后查看,二是告诉自己无论什么问题都有解决的办法,不要轻易放弃。 言归正传。。。。。。。。。。。 编写do文件格式如下:(当然前提是要file->change directory到自己的工程中) vlib work原创 2013-07-03 21:36:27 · 833 阅读 · 0 评论 -
fpga控制vga显示彩色图片
1:彩色图片rgb获取 如果是黑白图片直接采用image2LCD转换成bmp格式图片,然后通过BMPtoMIF软件转换成rom的原创 2013-07-25 23:17:29 · 3116 阅读 · 0 评论 -
fpga跑通NIOSii
利用了一天的时间终于将niosII的流程走了一遍,完成了流水灯测试。特别谢谢特权的分享,在你资料的知道下有了今天的进步。 实验平台是fpga开发板和quartusii11.0+Nios II 11.0 Software Build Tools for Eclipse 流程分享是1:http://www.docin.com/p-406832640.html原创 2013-08-05 22:38:58 · 1386 阅读 · 0 评论 -
xilinx错误集锦
xilinx ISE使用错误和警告 (2012-03-22 15:46:49) 转载▼ 标签: xilinx (1)编dcm时钟控制测试程序时,设置好了ip,例化输出,综合时出现错误 ERROR:Xst:2035 - Port has illegal connections. This port is connect转载 2013-09-05 15:11:12 · 4360 阅读 · 0 评论 -
MODELISM 仿真遇到glbl问题
Q1:设计中用到厂商提供的IP时,编译时出现“(vopt-3473) Component instance "XXXX" is not bound.” A1:编译时,需要把所需的Libray添加到编译命令中,如“vsim -L C:/Modeltech_6.2b/xilinx_lib/XilinxCoreLib ......”。 Q2:vhdl和verilog混合仿真时,vhdl和veri原创 2013-09-11 20:53:38 · 5490 阅读 · 0 评论