modelism仿真do文件编写（查看.v内部信号）

        就在差点要放弃的时候终于搞出来了，突然冒出一个想法，写博客一是来记录一下编写的时候注意事项方便以后查看，二是告诉自己无论什么问题都有解决的办法，不要轻易放弃。

      言归正传。。。。。。。。。。。

      编写do文件格式如下：（当然前提是要file->change directory到自己的工程中）

vlib work                                                   -------modelsim中建立work库(当前库)

vmap work work

vlog rate_comp_rx.v                                         -------工程文件

vlog rate_comp_rx_tb.v                                      -------testbench

#vsim work.haf_tb -t 1ns      

vsim -novopt -L ku   work.rate_comp_rx_tb_top               -------建立自己的ku文件（针对altera来说的）