Active-HDL的信号列表保存问题

最新推荐文章于 2023-04-14 18:00:41 发布
最新推荐文章于 2023-04-14 18:00:41 发布
阅读量768 收藏 1
点赞数
分类专栏： HDL 文章标签： HDL
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/net_wolf/article/details/51685353
版权


最近一直在用Active-HDL 10.2 做仿真，但是不知道怎么保存信号列表，每次启动后需要挨个添加，很是麻烦。

发现帮助文档中的一段话说 Wavefrom|Save To Macro 菜单可以保存当前的信号列表到 .do 文件


以后可以执行macro命令重建信号列表，很是方便.




UVM_COOKBOOK学习【DUT-Testbench Connections】
qq_31515205的博客
08-23 1344
关注微信公众号摸鱼范式，后台回复COOKBOOK获取COOKBOOK原本和译本 PDF度盘链接 将testbench连接到DUT 概述 本节，我们主要讨论将UVM testbench连接到RTL DUT的问题。 UVM testbench对象不能直接连接到DUT信号来驱动或采样。driver和monitor组件对象与DUT之间的连接是通过一个或多个具有静态信号端口的BFM组件间接实现的。这些B...
Active-HDL_10.1_crack.rar
08-09
Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog;编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。
activeHDL快速入门
05-03
Active-HDL是集成VHDL，Verilog，EDIF，System C开发环境。它由设计工具，VHDl&Verilog编译器，单仿真内核，调试工具，图形仿真和资源、库等管理工具，可让用户运行仿真，综合，实现，以及第三方工具。
Active-HDL官方教程（英文版）
06-05
ACtive HDL 是一款很不错的仿真工具，界面十分友好，很像vc。 网上流传很广的那个vhdl和verilog的英文动画教程就是他们做的。 这是我从网站上辛苦下载的最新的教程。图文并茂，大家不妨看看
基于Active-HDL的HDL设计录入与仿真
一个会写代码的烤鸭
01-04 6560
作者：毛茏玮 / Saint 掘金：https://juejin.im/user/5aa1f89b6fb9a028bb18966a 微博：https://weibo.com/5458277467/profile?topnav=1&wvr=6&is_all=1 GitHub：github.com/saint-000 CSDN: https://me.csdn.net/qq_4053...
利用TCL脚本（do文件）管理仿真流程简明教程（一）ActiveHDL RTL仿真篇
justlxy的博客
04-04 2270
熟悉FPGA开发的朋友都知道，仿真（Simulation）是FPGA开发中的一个重要的步骤和过程，目前来说用于FPGA仿真的引擎主要有：Aldec公司的Active-HDL / Riviera Pro；Mentor Graphics公司的ModelSim / Questa；Cadence公司的NC-Verilog / NC-VHDL / NCSim以及Synopsys公司的 VCS software。Lattice公司的IDE Diamond 集成了ActiveHDL Lattice Edition。拥有D
Active-HDL使用教程——仿真篇
12-09
1. **项目创建**：打开Active-HDL，选择“File”→“New”→“Project”，设定项目名称和保存路径，选择合适的仿真语言。 2. **添加源文件**：在项目管理器中右键点击“Sources”，选择“Add Files”将HDL设计文件...
active hdl安装教程
最新发布
10-28
Active-HDL是一款常用的数字电路设计和仿真工具。下面是Active-HDL的安装教程： 第一步，将Active-HDL的安装文件下载到计算机上。可以从Active-HDL官方网站下载安装程序。确保下载的文件与你的操作系统相匹配。 第...
使用verilog HDL 16位cpu设计
11-30
编写好各个模块的Verilog代码后，可以使用综合工具（如Synopsys VCS或Aldec Active-HDL）将这些描述转化为门级网表，然后通过仿真工具验证其功能是否正确。最后，将网表输入到FPGA或ASIC制造流程，实现硬件实现。 ...
Cadence布局布线常见问题详解
09-04
本文档旨在解决Cadence布局布线中常见的问题，涵盖了建立元件库、保存和修改器件属性、建立part库、改变symbol中pin脚的位置、画电原理图时常见的问题等多个方面。 一、建立元件库 建立元件库是 Cadence 布局布线...
Active HDL 8.1 破解
09-23
Active HDL8.1的破解crack文件，安装好程序后，将crack下的bin、dat文件夹覆盖替换原安装目录下对应文件即可！源程序可到其官网下载
Aldec_Active_HDL破解
05-11
aldec active hdl仿真软件破解
Verdi自动添加信号波形脚本
09-11
该脚本用于Verdi自动查看信号波形，只需要在一个文本文件中简单写入需要查看的信号名称，执行脚本文件，产生一个Verdi内部命令文件，在命令行运行即可自动打开Verdi软件显示波形，波形窗口中的信号会按照模块名重新命名归类。
activeHDL7.2 lisence
08-02
license-------------------- # # Generator build: 2.0.7.716 # License number: 90801373651 # Configuration: AEDU(1) # Generated: 8/1/2009 # Expires: 8/1/2010 # # # Features present in the license(number of features[,version]) # Active-HDL Student Edition(1)
Verilog HDL信号类型（reg&&wire）
m0_67638836的博客
04-14 2619
信号位宽 线网类型wire 寄存器类型reg wire和reg区别
Verdi非常实用技巧
热门推荐
Lucky
03-23 1万+
1. 基本快捷键操作 1.1 波形文件保存.rc 使用verdi保存已经拉出来的信号方便下次使用，按键 shift+S 可以将波形保存为xxx.rc格式文件，使用波形文件时，按快捷键 r 打开界面，选择波形 1.2 mark标记功能 按键 shift+M 使用mark功能标记一下，可以自定义名称和颜色，方便查找。 1.3 显示波形信号全路径 按 H 显示波形信号全路径，再按H撤销。不区分大小写。 1.4 改变信号颜色 按键C或者T修改信号颜色。按T更实用，每按一次颜色自动改变。不区分大小写。 1.
常用verdi使用方式汇总
major的博客
01-05 3495
verdi 使用
verdi的常用快捷模式
CQDCD的博客
08-21 4903
Verdi -f top_sim.f & 直接打开设计文件 nWave -f dut.fsdb 直接打开波形文件 两个光标，cursor和marker分别由左键和中间控制。 固定curson和marker的距离：x 将cursor所在位置显示在屏幕中央：yy 添加标记时刻：shift+m 保存信号列表：shift+s 恢复信号列表：R 删除所以信号列表：ctrl+d 添加新信号：G 撤销选择信号：D 复制信号：ctrl+P 粘贴信号：...
LATTICE FPGA 工具介绍之ACTIVE-HDL 建立工程及仿真步步来（1）
zmq5411的专栏
09-11 5395
在进行FPGA开发过程中仿真是非常必要的。下面简单介绍一下ACTIVE-HDL 仿真 1、建立工作区 并选上添加新的设计 2、选择添加已有的FPGA工程文件添加到工程中 选择文件 3、选择FPGA开发使用 语言类型及FPGA芯片厂商及类型 注意：这里一定要正确选择不然如果你在使用厂商提供的IP核时将无法进行编译 4、输入工程名称 5、编译设计 6、初始仿真
Aldec Active-HDL 教程：4位加法器设计与仿真
"这篇教程是关于Aldec Active-HDL的使用指南，主要针对初学者，内容涵盖简单的工程创建和仿真操作。" Aldec Active-HDL是一款由Aldec公司开发的广泛应用的HDL（硬件描述语言）模拟器，尤其在FPGA设计领域中颇为流行...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值