设计目标:
希望可以通过这次毕业设计学到更多有用的东西
- 极化码编译码的matlab系统仿真
- 极化码译码的verilog语言实现
- 使用python完成上位机搭建,对图片进行编码并通过TCP协议向下位机发送数据
- ZYNQ7020通过lwip协议栈接收数据并在pl部分完成译码
- 译码后图片在通过HDMI接口输出到显示屏中
学习产出:
已经完成的工作有设计目标1和5(2021.1.8)
接下来的任务:
-
极化码译码的verilog语言,需要选择输入llr值的定点数位数,还需仿真选择最优方案
-
python上位机功能已经实现,UI界面尚未编写
-
lwip协议栈工作原理仍需进一步掌握
(2022.4.14):
这东西早就做完了,但我不想更了