毕业设计
我超爱学习o
这个作者很懒,什么都没留下…
展开
-
针对FPGA的数据量化
针对FPGA的数据量化在FPGA中,一般不使用浮点数运算,浮点数运算开销太大,实在需要对小数运算的话,我们可以采用定点数的形式,例如(8,3)表示8位二进制数据中有3位表示小数部分举几个(8,3)定点数的例子 (皆以补码为例):8’b00001001 = 1.1258’b00001110 = 1.758’b11111111 = -0.125补码运算方法-24×0+23×0+22×0+21×0+20×1+2-1×0+2-2×0+2-3×0=1.125-24×0+23×0+22×0+原创 2021-01-15 19:40:02 · 5536 阅读 · 3 评论 -
毕业设计—基于FPGA的极化码译码研究
(毕业设计—基于FPGA的极化码译码研究)设计目标:希望可以通过这次毕业设计学到更多有用的东西极化码编译码的matlab系统仿真极化码译码的verilog语言实现使用python完成上位机搭建,对图片进行编码并通过TCP协议向下位机发送数据ZYNQ7020通过lwip协议栈接收数据并在pl部分完成译码译码后图片在通过HDMI接口输出到显示屏中学习产出:已经完成的工作有设计目标1和5(2021.1.8)接下来的任务:极化码译码的verilog语言,需要选择输入llr值的定点数原创 2021-01-08 15:51:29 · 1386 阅读 · 4 评论