ARM
文章平均质量分 86
ninver2007
这个作者很懒,什么都没留下…
展开
-
虚拟机之ARM上mov指令C语言实现
以下代码是虚拟机源码上摘录下来希望对正在学ARM指令的朋友有帮助,接下来会把ARM的指令都用C语言整理下上传。void i_mov() { uint32_t icode = ICODE; uint32_t S; uint32_t cpsr; uint32_t Rd; int rd; if(!check_condition(icode)) { return转载 2012-10-15 09:13:34 · 1434 阅读 · 1 评论 -
DAVINCI DM36x开发攻略——U-BOOT-2010.12及UBL移植
从盛夏走到深秋,我们继续DAVINCI DM365-DM368的开发。说来惭愧,人家51CTO热情支持本博客,而本人却一直没有像其他博客之星一样频繁更新博客,心里确实说不过去。管理公司确实很累,有更急的客户的项目要做,我们成功先推出了DM6446-810MHz的核心板(http://www.tongyetech.com ),期间深圳安防展也接见了几个其他市的客户,然后继续我们的DM368开发。转载 2012-11-21 13:55:52 · 1086 阅读 · 0 评论 -
关于DM8168的SATA接口与SATA3设备连接建立失败的问题
关于DM8168的SATA接口与SATA3设备连接建立失败的问题 影响CPU的版本: 2.0细节: 当DM8168的SATA接口与一个SATA GEN3设备(如一个硬盘)连接的时候,在复位和上电后,进行速度协商失败,不能建立连接。 有两种结果一样的连接失败类型:(1) 丢失同步 对GEN3转载 2012-11-21 13:44:11 · 781 阅读 · 0 评论 -
用IAR调试芯唐Cortex-M0系列芯片指南
支持调试芯唐Cortex-M0芯片的工具很多,例如在Keil环境下,可搭配Ulink2或芯唐的Nu-Link调试器进行调试;而在IAR EWARM集成环境下,则可以搭配万利的Mlink,或搭配芯唐的Nu-Link调试器进行调试。本文将基于IAR EWARM + Nu-Link的组合,介绍用IAR调试Cortex-M0芯片的办法。 一、功能介绍:在调试之前,首先让我们先了解一下N转载 2012-10-22 14:10:14 · 3447 阅读 · 0 评论 -
AT91初始化代码手册中文翻译版
介绍由于多种原因基于ARM的AT91的大多数应用代码使用C语言编写。然而,启动顺序要求初始化ARM处理器和严重依赖于寄存器结构的关键设备和内存映射处理机,和存储器重映射操作。由于这个原因,C启动序列必须用汇编编写。这个应用笔记描述了一个AT91的C代码启动序列示例。他是使用ARM ADS1.1开发工具为AT91评估板写的基于C启动序列。更多的可用C启动序列示例见AT91库。在上电并且复位后转载 2012-10-18 13:44:37 · 704 阅读 · 0 评论 -
达芬奇平台DM644X(ARM9, Linux-2.6.10)BSP之clock.c分析
--------------------------------------------本文系本站原创,欢迎转载!转载请注明出处:http://zhiqiang0071.cublog.cn-------------------------------------------- /*转载 2012-10-16 09:00:12 · 810 阅读 · 0 评论 -
APCS(ARM 过程调用标准)
介绍APCS,ARM 过程调用标准(ARM Procedure Call Standard),提供了紧凑的编写例程的一种机制,定义的例程可以与其他例程交织在一起。最显著的一点是对这些例程来自哪里没有明确的限制。它们可以编译自 C、 Pascal、也可以是用汇编语言写成的。APCS 定义了:对寄存器使用的限制。使用栈的惯例。在函数调用之间传递/返回参数。可以被‘回溯’的基转载 2012-09-26 16:58:04 · 695 阅读 · 0 评论 -
softgun 模拟器成功启动imx21的uboot以及内核
启动日志:LCA "uboot" "/platform/kernel_source/u-boot-1.1.4/u-boot.bin"Configuration file "/platform/appliaction/softgun-0.20/configs/imx21ads.sg" loadedIO-Thread startedRegistered /dev/ptmx UART E原创 2012-09-26 16:26:16 · 1254 阅读 · 0 评论 -
ARM中的CACHE机制
ARM cache架构由cache存储器和写缓冲器(write-buffer)组成,其中写缓冲器是CACHE按照FIFO原则向主存写的缓冲处理器。下图是ARM V5核的CACHE位置Cache 位于MMU前面靠近CPU称为逻辑CACHE又叫虚拟Cache。CPU可以直接访问CACHE的数据,而ARM 11(ARMV6)的结构是CACHE 在MMU后面CPU访问CACHE要通过MMU地址原创 2012-09-24 15:25:57 · 1634 阅读 · 0 评论 -
mmu以及cache入门详解
Cache随着CPU频率的提高, CPU对数据的计算速度一直在提高, 而CPU直接从内存中读取数据的时间要比 计算时间慢了50-100倍, 可以想象一下,CPU没有下一个数据,只能等待,等到SDRAM主存的数据送到才能进行下一步的计算。因此 为了提升系统的性能,高效的流水线 还需要加上 高速缓存. 高速缓存 能够提高CPU对内存访问的速度,提高至少50倍.Cache是一种容量小,速度快翻译 2012-09-24 15:24:04 · 3651 阅读 · 0 评论 -
initramfs
initramfs概述initramfs 与initrd类似,也是初始化好了且存在于ram中的,可以压缩也可以不压缩。但是目前initramfs只支持cpio包格式,它会被 populate_rootfs->unpack_to_rootfs(&__initramfs_start, &__initramfs_end - &__initramfs_start, 0)函数(解压缩、)解析、安装。转载 2012-09-27 08:51:25 · 614 阅读 · 0 评论 -
DM6446 uboot分析
1. 顶层目录下的Makefile按照配置顺序:davinci_config : unconfig@./mkconfig $(@:_config=) arm arm926ejs davinci执行配置命令:make davinci_config通过./mkconfig脚本会生成include/config.mk的配置头文件。内容如下:ARCH = arm翻译 2012-10-08 15:56:00 · 1502 阅读 · 0 评论 -
tms320dm6446内核启动分析
关于达芬奇DM6446,里面内部有两个部分,一个是ARM926ejs的核,还有一个是C64+DSP的视频处理核,而我需要关心的重点是arm926ejs的核(bootload和linux内核)从bootloader可知, 第一阶段主要是负责检测arm926ejs的相关硬件平台(主要是内存等),而第二阶段主要将内核映象以及根文件映象拷贝进入到RAM中运行!硬件存储地址说明:翻译 2012-10-08 15:50:46 · 1435 阅读 · 1 评论 -
关于Cortex-M3
大家听说过Cortex-M3吗?在嵌入式处理器的世界,cortex-M3是一位人见人爱的后生。它的成本和功耗低,可配置性很高。如今,很多ARM的工程师加入了cortex-M3的学习与开发中,WIZnet一直都是行业的领先者,即将上市的新产品W7200正是加入了cortex-M3处理器的全硬件TCP/IP协议栈芯片,通过利用它的优势,相信会得到更多客户的青睐。下面,广大的嵌入式爱好者可以跟随我们一起转载 2012-10-11 08:31:04 · 994 阅读 · 0 评论 -
DM368 NAND Flash启动揭秘
作者:德州仪器现场技术支持工程师 孟海燕概要:本文介绍了DM368 NAND Flash启动的原理,并且以DM368 IPNC参考设计软件为例,介绍软件是如何配合硬件实现启动的。关键字:NAND Flash启动,RBL,UBL 芯片上电后是如何启动实现应用功能的?这是许多工程师在看到处理器运行的时候,通常都会问的一个问题。下面我们就以德州仪器的多媒体处理芯片转载 2012-12-07 15:18:34 · 1048 阅读 · 1 评论