- 博客(14)
- 收藏
- 关注
RSS订阅原创 如何理解SGMII
先说什么是GMII/MII。MII是ethernet协议里面MAC层和PHY层之间的接口标准。MII是4bits的数据位宽，支持10/100M的数据传输。GMII前面G表示Gigabit，代表支持1000M的传输速率。需要说明的是MII是GMII的子集，也即是说支持GMII标准的设备，同时支持10/100/1000M三种模式。SGMII前面的S代表Serial，即串行的意思。前面说了MII的数据位宽是4bits，GMII是8bits，SGMII则是1bit。需要澄清的是SGMII是否只支持1G速率？
2024-10-26 13:51:54
732
原创 DDR3基础知识
DDR3 SDRAM（double-data-rate 3 synchronous dynamic RAM）即第三代双倍数据速率同步动态随机存储器。同步：指DDR3数据的读取写入是按时钟同步的动态：指DDR3中的数据掉电无法保存，且需要周期性的刷新，才能保持数据随机存取：可以随机操作任一地址的数据双倍数据速率：时钟的上升沿和下降沿都发生数据传输。
2024-09-24 19:36:15
939
转载 学习I2C总线
这个速率问题，取决于上拉电阻和线上电容形成的RC延时，RC延时越大，波形越偏离方波趋向于正弦波，上升边缘越平缓，时间越长，则不确定电平的时间就越长，set up time和hold time越长，valid data reading time越短，数据读写正确的概率就越低，所以减小上拉电阻和寄生电容才是正解。当主控器1发送第3位数据“1”时（主控器2发送“0” ），由于“线与”的结果SDA上的电平为“0”，这样当主控器1检测自己的输出电平时，就会测到一个与自身不相符的“0”电平。这种电路具有两个特点：。
2024-08-19 17:33:44
156
原创 开关电源软启动，什么是软启动？
软启动电容上的电压变化率越小，输出电压VOUT的电压变化率也就越小，也就意味着由输出端浪涌电流 对输出电容充电速度越慢，不至于有很大的浪涌电流对输出电容充电，达到保护芯片或后级负载电路的目的。如图5.64所示，是该芯片的软启动时间计算公式，以及规格书中给出的软启动时间典型值。其二，配置合理的软启动时间，有利于输出电压“单调上升”，而不会出现抖动，这对上电时序有较高要求的数字器件尤其是FPGA器件更加重要，因为系统上电时输出电压的抖动可能会导致后端数字器件或FPGA器件发生闩锁效应(Latch-up)问题。
2024-05-22 17:13:27
6306
1
原创 实用的DC-DC选型指南
SW是噪声源，保证电流的同时保持尽量小的面积，远离敏感的易受干扰的位置。如，电感靠近SW引脚，远离反馈线。1.输入电容就近放在芯片的输入Vin和功率地PGND，减少寄生电感的存在，因为输入电流不连续，寄生电感引起的噪声对芯片的耐压以及逻辑单元造成不良影响。当开关关断时：由于电感上的电流不能突变，电感中存储的能量向负载释放,电感电流通过二极管续流 ，在这个阶段，电流波形是一条斜率为负的斜线。伏秒平衡原则：处于稳定状态的电感，电感两端的正伏秒积等于负伏秒积，即：电感两端的伏秒积在一个开关周期内必须平衡。
2024-03-19 15:57:51
1472
1
原创 通信协议与通信接口
（3）iic开始通信时，先由主机发送开始信号（总线处于占用状态），从机接收到开始信号后会产生应答信号，当主机接收到应答信号后发送端开始进行数据发送，传输完毕后，发送端产生非应答信号或者不产生任何信号，主机接收到非应答信号或者一段时间检测不到信号时，发送停止信号，结束本次传输。为空时，可以写一个待发送的数据进入，当写入DR寄存器时，TXE被清除。（6）差分信号可以提高抗干扰，因为信号线上的逻辑（逻辑1或0）是两根信号线电压差值，无论怎样干扰，他们的差值不变，通过两根线的差值表示逻辑1和0。
2023-08-31 10:34:38
433
原创 千兆网之RGMII SGMII解析
其实，大多数MAC芯片的SGMII接口都可以配置成SerDes接口（在物理上完全兼容，只需配置寄存器即可），直接外接光模块，而不需要PHY层芯片，此时时钟速率仍旧是625MHz，不过此时跟SGMII接口不同，SGMII接口速率被提高到1.25Gbps是因为插入了控制信息，而SerDes端口速率被提高是因为进行了8B/10B变换，本来8B/10B变换是PHY芯片的工作，在SerDes接口中，因为外面不接PHY芯片，此时8B/10B变换在MAC芯片中完成了。可见此接口引脚数量为4个，收发各一对差分信号线。
2023-08-31 09:55:36
2251
转载 USB2.0设备从全速模式到高速模式的识别过程及速率协商
低速驱动器形成一个阻抗为45欧姆(Ohm)的终端电阻，2电阻并联后仍是45欧姆左右的阻抗，所以在hub端看到一个约800mV的电压（45欧姆*17.78mA），这就是Chirp K信号。在hub端，虽然下达了复位信号，并一直驱动着SE0，但USB2.0的高速接收器一直在检测Chirp K(D+位0，D-为1)信号，如果没有看到Chirp K信号，就继续复位操作,直到复位结束，之后就在。的hub，不支持高速操作，那么该hub不理会设备发送的Chirp K信号，之后设备也不会切换到高速模式。
2023-08-30 17:38:57
1826
转载 rj45接口用于连接什么,rj45接口线序
4D-PAM5是四维5电平编码技术，四维是4个差动线对，5电平是向各差动线对传输5进制的数据，所以各符号能够表示54=625个状态，与2进制对应的29=512，各差动线对其中1比特用于控制，剩下8比特作为有效数据的符号速率相同，为125MT/s，在动作时同时收发4对差动线，所以端口Rx使用混合电路(Hybrid )除去该端口的Tx信号) 由于Tx在相位反转之后进行叠加以去除接收到的Tx )，所以实际传输速率为125 MT/s8bit=1000Mbps。RJ是注册的jack的缩写，意思是“注册的插座”。
2023-08-30 10:03:59
930
转载 射频微波芯片设计3：射频微波芯片设计基础知识
那么我们一般就会想办法在中频之前来处理下，比如加一个RF频段的镜像抑制滤波器，将镜像频率提前抑制掉，这个时候如果中频频率较低，对滤波器的带宽要求就比较高了，因为RF与IF的之差（或者低本振系统为之和）得到中心频率就是镜像频率，而其带宽往往要求要比IF的频率还要小，因此在我们上一篇推文中说的滤波器目前占据了很大市场的原因之一，因为很需要这样的高选择的外接滤波器来处理镜像干扰了。当然好问的同学就会问，那么是不是还有横电（TE）模式，横磁（TM）模式呢，答案是肯定的，不过他们常常出现在微波波导或者光纤之中。
2023-05-18 15:21:44
962
转载 三极管的一些基本知识
NPN型三极管，由三块半导体构成，其中两块N型和一块P型半导体组成，P型半导体在中间，两块N型半导体在两侧。三极管是电子电路中最重要的器件，它最主要的功能是电流 放大和开关作用。半导体三极管也称为晶体三极管，可以说它是电子电路中最重要的器件。它最主要的功能是电流放大和开关作用。三极管顾名思义具有三个电极。
2023-04-17 19:20:40
3719
1
转载 增强型、耗尽型MOS场效应管
于是，只要有漏源电压，就有漏极电流存在。图2—54所示的MOSFET，当栅极G和源极S之间不加任何电压，即UGS=0时,由于漏极和源极两个N+型区之间隔有P型衬底，相当于两个背靠背连接的PN结，它们之间的电阻高达1012W的数量级，也就是说D、S之间不具备导电的沟道，所以无论漏、源极之间加何种极性的电压，都不会产生漏极电流ID。耗尽型MOS场效应管，是在制造过程中，预先在SiO2绝缘层中掺入大量的正离子，因此，在UGS=0时，这些正离子产生的电场也能在P型衬底中“感应”出足够的电子，形成N型导电沟道。
2023-03-09 17:45:39
2230
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人