逻辑电路之锁存器

时序逻辑电路基础之锁存器与触发器，为寄存器，ram的基础组成单元。

D 锁存器

D 上升沿触发器 

 

在clk上升沿到来之前，D输入端无论输入任何值触发器状态不会改变，次态等于现态。当时钟上升沿到来时，与时钟信号连接的非门产生的短暂延迟，使得触发器状态置成D输入端的状态。