[004-u-boot-Exynos4412] Clock Management Unit

0. 前言

本文以Exynos4412芯片为例，介绍了CMU（Clock Management Unit）。CMU通过控制PLL产生系统时钟，总线时钟和外设时钟。

1. 时钟域

Exynos4412包含5个时钟域，如图所示：

• CMU_CPU：提供Cortex-A9 MPCore处理器，L2 cache控制器，and CoreSight（调试器）的时钟。
• CMU_DMC：提供DRAM内存控制器，安全子系统和通用中断控制器的时钟。
• CMU_LEFTBUS / CMU_RIGHTBUS：提供全局数据总线和全局外设总线的时钟，总线用于在DRAM和外设之间进行数据传输。
• CMU_TOP：给所有剩余的模块提供时钟，如TV，LCD，CAM等。

2. 时钟源

外部时钟