![](https://img-blog.csdnimg.cn/20201014180756930.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
testbench
pengpeng_veri
这个作者很懒,什么都没留下…
展开
-
在test/sequence中引用reg model的句柄
在TB集成register model的情况下,在test和sequence中经常会对寄存器操作,需要引用register model句柄。使用uvm_resource_db::set/read_by_name是一种可行的传递句柄分方法。具体好的做法是:在env里面create reg model, 名字为m_dma_regs,用uvm_resource_db::set来将其放到资源池中。...原创 2019-10-12 17:43:04 · 512 阅读 · 0 评论 -
system verilog TB中AXI配置接口简单agent的一个实例
system verilog TB中AXI配置接口简单agent的一个实例最近做了一个legacy的验证项目,TB是用system verilog搭建的,里面用到了许多system verilog本身的特性,如mailbox,event同步机制等,其中DUT的寄存器配置口的是AXI4-lite协议接口,其环境中搭建配置寄存器的AXI master agent方式比较别致,本文重点分析一下。分析采...原创 2019-09-10 11:24:47 · 1867 阅读 · 0 评论