电平转换电路--Power 测试平台搭建总结

在搭建power芯片测试平台时，有两路控制输入，EN和mode。

其中EN信号电平为-1V~0V； mode信号电平为0V~5V。

用F340产生的时序信号电平为0V~3.3V。 需要用到电平转换。

1.    0~3.3V转0~5V的转换，使用下面的电路即可，

电路来源参考：http://www.elecfans.com/dianlutu/app/20171213603115.html

3.3V <-> 5V

2.   0~3.3V转-1V~0时，遇到了问题，直接用NMOS搭一个open drain的电路，会出现管子关断不完全的现象，电路如下：

为解决此问题，后来改用下面的电路。先用一个PMOS，将0~3.3V转为-1V~3.3V，然后再通过NMOS转成-1V~0

采用上面的电路，可以实现0~3.3V到-1V~0V的电平转换，但转换后的波形，会出现很大的震荡，类似下面的波形

这个波形不是上面电路的，因当时没有拍，位置相同，但振荡幅值很大，比上图要高很多，振荡大概在2V左右。

（后续更新：实验发现在NMOS Gate端前面，即PMOS Drain和NMOS Gate之间，加一个1.5K的电阻，振荡明显减小，阻值越大，振荡越小）

最后，通过仿真实验发现用下面的电路（一个NMOS）即可实现0V~3.3V到-1V~0V的转换。振荡和Gate端接入的电阻有关，阻值越大，振荡越小，但电平切换的时间越长（频率高时方波变成三角波）。经过实验测试，下图配置的阻值可作参考。

如果S和D电压接反，即Source段接GND，Drain端接-1V，则输出电平为-500mV ~ 0V。

最后记录项目中需注意的一个问题：使用第二个-1V ~ 0V 的转换电路时，输入端需要设置成常低，即0V，这样NMOS管保持关闭，Ids不会有太大电流，如果设置成常高3.3V，则默认状态下NMOS管打开，Ids则会一直有一个50mA左右的大电流，对管子不利。