PCIE传输层验证测试点（part 1）

已于 2024-02-04 19:14:06 修改
阅读量754 收藏 10
点赞数 8
文章标签： pcie 验证 pci
于 2024-02-04 14:37:14 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pine222/article/details/136025525
版权

本文列举出了pcie 传输层（pcie transaction layer）的测试要点：

1. Data Integrity and Packet Structure:

   - Packet Structure: Verify that TLPs are correctly formed and adhere to the PCIe packet structure, including the header, data payload, and CRC (Cyclic Redundancy Check).

   - CRC Check: Ensure that received TLPs have a valid CRC, indicating data integrity.

   - Sequence Numbering: Test the proper sequencing and ordering of TLPs to ensure data integrity and reliability.

2. Flow Control and Credit Management:

   - Flow Control Credit: Verify that endpoints properly manage and exchange f

最低0.47元/天 解锁文章
pine222
关注
DPDK — 数据面性能测试
烟云的计算
04-03 2050
带宽（Bandwidth，频带宽度）指的是网络传输介质的 “宽度”，是一个网络传输性能指标，也称为吞吐量（Throughput），单位为 bit/s（bps）。单位：CPS，数值越大性能越好。传播时延等于两台路由器之间的距离除以传播速率，即传播时延是 D/S，其中 D 是两台路由器之间的距离，S 是该链路的传播速率。延迟（Latency），通常指 RTT（Round-Trip Time，往返时间）延迟，即：E2E（端到端，包括两端和网络中间件）网络传输所需要使用的时间，单位是 ms（毫秒）。
《从底层结构开始学习FPGA》目录与传送门
热门推荐
孤独的单刀
05-25 16万+
《从底层结构开始学习FPGA》目录与传送门
SoC设计与验证——大型IP——PCIe控制器
知识，既贵，又便宜。
11-02 1万+
PCIE总线技术，也叫计算机内部总线技术”Peripheral Component Interconnect”,即外围组件互联。PCIe一般用在大型数据中心，可以接显卡，网卡等片外设备。
米联客(MSXBO)MZ7035FC PCIE Nvme SSD验证测试
08-31 1222
1、概述 NVM Express（NVMe），或称非易失性内存主机控制器接口规范(Non-Volatile Memory express),是一个逻辑设备接口规范。他是与AHCI类似的、基于设备逻辑接口的总线传输协议规范（相当于通讯协议中的应用层），用于访问通过PCI-Express（PCI...
PCIE集成验证(三）链路训练，枚举，BAR配置
Holden_Liu的博客
09-19 2969
PCIE初始化流程包括PHY加载fireware程序，链路训练，设备枚举，能力寄存器配置，BAR空间分配等。
浅谈pcie硬件验证方案
weixin_43291134的博客
11-07 6543
介绍了pcie有源、无源通道的spec，基本验证方法
PCIE集成验证(二） PCIE VIP使用
Holden_Liu的博客
09-15 3643
VIP结构，模拟PCIE协议实现，也是分层结构；采用layering sequence的方式，像其他分层协议如USB，USF等，也是相同的结构；service_sequencer处理service transactions，控制driver的行为；类似，但requester_app只能发送memory访问的包，适合构造大量memory访问的场景。用例集成VIP，VIP模拟RC，DUT为EP类型，serdes接口连接。模拟PCIe协议栈；支持多种接口，MAC层的PIPE，PCS并行接口，PMA串行接口；
1.《PCIe，验证职场上的“利器”》
ln_evo的博客
04-21 494
pcie
【协议】NVMe over RoCE 初探 SATA接口（AHCI协议）、PCIe 接口（NVMe 协议）
小鱼菜鸟的博客
07-22 2632
简略 详细 RDMA RDMA网络配置 硬/软件信息 RDMA驱动安装 验证RDMA连通性 NVMe Initiator 和 target 配置 target 端配置 initiator 端配置 配置成功状态 性能测试 遇到的问题 nvme-cli 用户文档 NVMe over RoCE应用场景 参考文档 nvme ssd...
【PCIe Gen3升级宝典】：Xilinx 7系列向PCIe Gen3迁移实用指南
![【PCIe Gen3升级宝典】：Xilinx 7系列向PCIe Gen3迁移实用指南]...PCIe技术作为高带宽计算机总线标准，在数据传输领域占据重要地位。随着应用需求的增长，PCIe Gen3标准的推
01_04_PCIe_3_0_Compliance_Testing_FROZEN.pdf
06-06
PCIe®3.0 Compliance Testing PCIe®Compliance Program Status PCIe Compliance Process Compliance Test Overview PCIe Electrical Tests and Tools PCIe Protocol Testing Platform BIOS Testing PCIe Configuration Tests Test Specification ECNs
【PCIe】物理层电气特性--Transmitter Compliance Test
巴菲特豆的博客
05-25 2791
DUT是待测试的芯片，要测试的是发送端的device pin，但是无法直接测量，将device pin在PCB上引出一段走线，在TP1处测量，引出的这条trace称为“breakout channel”；在PCIE4.0的测试中，首先使用PCIe协会提供的PCIe夹具把被测信号引出（CBB板用于插卡的测试，CLB板用于主板的测试），然后通过测试夹具上的切换开关控制DUT输出PCIe一致性测试码型。每个均衡的preset捕获2M个UI(125us)的波形。
PCIE学习（6.0-＞6.1-＞6.2）
ln_evo的博客
04-29 3809
目的：记录学习PCIE
PCIe_TX/RX测试步骤
liuhuanyu3的博客
12-28 1万+
5. GEN3_P01~P10同样用自动化测试，将第2步的Device Definition中仅选择P01~P10，点击Run，按CEM板卡上按键使测试的码型和实际速率保持一致。2. Set Up窗口：PCIE5.0->CEM-End Point Tests->Device Definition->勾选5G的-3.5dB&-6dB->选择8G的P0。注意示波器屏幕弹窗提醒，确认对应的速率，按CEM板卡上按键使测试的码型和实际速率保持一致。二： GEN4_P01~P10采用手动测试。
【最新技术早知道】PCIe Gen5 还没用上，Gen6 就来了？PCIe 6(1)
afagagagaa的博客
04-27 1322
FLIT 中有 6 B DLP 数据（非DLLP），其中前 2 B 是留给 FLIT ACK / NAK / Replay 用的，取代了 Gen5 中采用 DLLP 的 ACK / NAK 机制。之前是以 TLP 为单位进行事务传输，PCIe 6.0 以 FLIT 为单位进行事务传输，每个 FLIT 有 256 B 数据（格式如 式1），每 B 数据占用 4 UI。堆，但如果学到的知识不成体系，遇到问题时只是浅尝辄止，不再深入研究，那么很难做到真正的技术提升。图1 x8 FLIT 格式。
基于Keysight工具的PCIe RX误码率测试步骤
liuhuanyu3的博客
11-02 1316
之后在M8070B中会有log显示进入loopback（log如果不显示，可在软件左下方不是左下角，点选项找），并自动选用最合适的Px码型；CEM板上出两对差分（一组TX,一组RX），TX直连M8020A的channel1，RX过ISI板pair24后连M8020A的channel1。在M8070B软件界面点error ratio(某个工具栏的列表里)，弹出界面，点左上方start，自动测试60s误码数。1.打开M8070B软件，选默认->Factory Preset->进入软件界面。
PCIe 5.0验证实战，经常遇到的那些问题？
nuoweishizi的博客
09-08 1045
PCIe 5.0是当前最新的PCI Express规范，提供了更高的数据传输速率和更大的带宽。PCIe是连接两个芯片的接口，负责两个芯片通信, 连接芯片的通路为高速SerDes, 称之为链路。PCIe确保通路正常-链路训练状态机。PCIe在芯片内部是非常重要的一个大的模块，如果PCIe不能正常工作，那芯片则视为石头。越来越多的HR开始把PCIe等高速串行接口相关经验列为了加分项，以确保可以招聘到合适而高效的验证工程师、FPGA的设计以及芯片设计工程师。学习PCIe无疑是一个值得当下就去做的一件事情。
PCIE接口一致性测试的测试工具
LIONS2014的博客
03-21 1626
信号质量测试通过示波器等测试设备，对PCIE总线的信号质量进行测试，包括信号的幅度、抖动、时序等方面的测试。稳定性测试则通过长时间运行高负载任务等手段，测试PCIE设备的稳定性和可靠性，确保设备在长时间使用中能够保持良好的性能。在进行PCIE接口一致性测试时，还需要注意以下几点：首先，测试人员需要具备丰富的硬件知识和测试经验，能够准确理解和操作测试设备和软件。PCIE接口一致性测试是评估PCIE总线性能和兼容性的重要手段，它确保设备在遵循PCIE标准的同时，能够实现高效、稳定的数据传输。
PCIE的介绍以及Xilinx XDMA的验证
最新发布
主要分享学习中的知识和遇到的问题
12-03 2016
PCIe（Peripheral Component Interconnect Express）是一种高速串行计算机扩展总线标准，用于连接计算机主板与外部设备。它是传统PCI（Peripheral Component Interconnect）总线的改进版本，提供了更高的速度、更低的延迟和更高的带宽
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值