![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
验证
pine222
linux移植。verilog cpu设计验证综合
展开
-
ARM ACE协议学习(一)
资料来源于ARM AXI4_specification转自:https://www.pianshen.com/article/4284349981/ACE为AXI缓存扩展接口ACE协议特点:1、正确的跨缓存共享(CACHEs)2、具有不同特征的器件交互3、最大利用缓存数据4、高性能低功耗之间的选择ACE协议提供了系统级一致性框架,系统级设计包括1、一致性存储范围2、具有一致性扩展的存储系统器件3、系统器件之间交互的软件模型ACE协议实现通过1、五个状态缓存模型,指明了Ca.转载 2020-11-24 10:25:36 · 5498 阅读 · 2 评论 -
systemverilog 接口理解interface
接口的含义就是一组信号,可以理解为一个类,interface里面的信号就是类的成员,其本质和类并无区别全部使用时可以直接用来替换端口,例如:module a(input i_0, ouput_o_1);endmodule可以替换为如下:interface intf(); logic i_0; logic o_0;endinterfacemod...原创 2019-11-28 11:27:53 · 1543 阅读 · 0 评论 -
寄存器模型理解
寄存器模型 是一个model, 模拟的是reg的行为,就像reference model 模拟的是design的行为需求:包括各个寄存器字段描述、寄存器、寄存器组、寄存器地址映射等信息。前门和后门访问前门访问需要adapter...原创 2019-11-27 17:28:01 · 4645 阅读 · 0 评论