- 博客(6)
- 收藏
- 关注
RSS订阅原创 FPGA入门 Xilinx暑期学校学习Day_6
复杂IP–AZPR（以AZPR为例讲解系统移植，了解开源项目的使用，主要是一些操作，干货不多，直接贴赵谦老师的PPT）
2020-07-25 20:42:14
295
2
原创 FPGA入门 Xilinx暑期学校学习Day_5
数字积木知识点1、“说法”（1）数字电路发展趋势当前信息技术的核心FPGA是数字电路系统的关键手段集成度越来越高，导致了设计上逻辑编程的操作的方法，系统上团队合作的开发模式产品设计竞争力看标准逻辑模块和专用逻辑模块的多少模块化设计思想：a.合理结构层次编程b.可重用性编码思想c.灵活积极应用IP核a.作用：提高可读性易于模块化易于分工协作易于设计仿真测试激励b.c.IP核：知识产权核：预先设计好的电路功能模块分类：软核：用HDL描述的功能模块，不涉及具体实现电路元件
2020-07-24 22:20:36
292
原创 FPGA入门 Xilinx暑期学校学习Day4
知识点梳理根据刘伟老师的PPT简单整理出来的，主要是接口原理、结构、实现。1、7系列FPGA IO接口介绍ISERDES:串并转换IDELAY\ODELAY：主要是外部的时序，复杂的项目需要关注2、SPI接口（本质类似移位寄存器）串行外设接口用于芯片通信如FPGA、MCU和外围设备之间进行通信（EEPROM、FLASH、ADC、RTC）同步串行通讯接口规范全双工模式通信SPI规定了4个逻辑信号接口：（1）SCLK：主机发出的时钟信号（2）MOSI：主机输出从机输入信号（3）MI
2020-07-24 00:32:18
345
原创 FPGA入门 Xilinx暑期学校学习Day3
课程流程：FIFO与状态机1、FIFO（1）FIFO（first in first out）是一种先进先出的存储结构。（2）用途：解决亚稳态；用于不同宽度的数据接口（缓冲）。（3）分类：同步（读写同时钟）；异步（读写时钟独立，较常用）。（4）参数：a.宽度：一次读写的数据位b.深度：可存储多少个N位数c.空标志：以阻止无效数据的读出d.满标志：写操作溢出，可设置预置e.读时钟f.写时钟（5）FIFO内部结构与工作机理属于较进阶的内容，需要进一步学习。（6）IP catalog 调
2020-07-23 01:38:12
312
1
原创 FPGA入门 Xilinx暑期学校学习Day2
早上的课程流程1、SEA开发板简介这部分没怎么听，自己用的EGO1，听起来SEA好用一些，而且本次课程的实验指导书用的也是那个板子，EGO1要多花点时间了。2、FPGA开发流程利用Vivado进行FPGA开发设计的操作流程，比较固定，硬件描述语言设计，写激励仿真，进行引脚绑定，生成BIT流下到板子里调试，网上资料很多。然后讲了一些案例，Arduino+FPGA案例、ESP32+FPGA案例。这部分没怎么听懂，先把邸志雄老师的PPT放两张在这里，以便日后学习。3、组合逻辑与时序逻辑（1）组
2020-07-21 23:41:27
646
3
原创 FPGA入门 Xilinx暑期学校学习Day1
FPGA XILINX暑期学习 Day1今天开始正式学习FPGA啦，感谢老师的推荐与赛灵思提供的学习机会。第一节课主要讲FPGA原理与结构以及发展趋势、HLS原理与思考。第一部分讲FPGA（Field-Programmable Gate Array），即现场可编程门阵列，是在PAL、GAL、CPLD等可编程器件基础上进一步发展的产物。FPGA以并行运算为主，基于LUT（查找表）的布线逻辑，是一种“万能芯片”。硬件开发者可以通过编程，对FPGA上的电路进行重构，从而为应用提供定制化的高效硬件系统。此类用
2020-07-20 23:02:39
643
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人