DRAM（动态随机储存器）的内部工作原理简述

内部结构

• DRAM芯片（动态随机储存器）可被分为d个超单元，每个超单元由w个DRAM单位组成。这样的芯片储存了dw位信息。超单元被组织成阵列。每个超单元都有自己的地址：（i，j）。i表示行，j表示列。

• 在上图的DRAM芯片中，由16个超单元，每个超单元的w=8（所含字节的位数），4行4列。信息可以通过引脚进行传输。每个引脚携带一位的信号。图中有两组引脚，2个addr引脚，用于传输超单元的行与列的地址。8个data引脚，可传送一个字节的信息。DRAM芯片会与内存控制器相连，内存控制器可以与DRAM芯片进行数据的传送，一次可传送w位的信息。

传送过程

• 内存控制器会将行地址和列地址 i和j发送给DRAM。DRAM会将地址（i，j）的内容发回给内存控制器作为响应。RAS请求和行地址有关，CAS请求与列地址有关。

• 假设内存控制器要读出DRAM中的超单元（2，1）。内存控制器发送行地址2，DRAM将整个第二行的内容复制到内存行缓冲区中，内容控制器继续发送列地址1