AD9851调试过程----相位设置、频率计算、控制字设置

AD9851是ADI公司的一款DDS频率合成器，输出频率和相位可编程控制，内置10位DAC高速比较器，180MHz的时钟频率，8位并行数据接口，并行串行均可传输数据。下图是从Datasheet上截下来的产品特征。

整体来说，这款芯片还是挺好用的，当时为了产生一个固定频率的信号测电感电容值调通了它。简单分享一下自己学到的东西。

首先看这款芯片的管脚图。

D0~D7，是8位数据输入管脚，这些数据引脚用来向芯片写如控制字和频率控制字，D7是数据的最高位，D0是数据最低位。这款芯片是可以仅通过D7脚进行串行通信的，我还没用过D7串行通信模式，就不说了。

W_CLK，是写向D0~D7写数据的时钟信号，在W_CLK上升沿，将数据输入到芯片内部的寄存器。

FQ_UD，Frequency Update。在32位频率字和8位控制字传完之后，FQ_UD上升沿将输入寄存器的40位数据更新到DDS核心中。

REFCLOCK，参考时钟输入，可通过外部惊蛰提供参考时钟。

RESET，管脚至高的时候，将清楚芯片内部寄存器的值。

其他管脚信息在Datasheet上均有讲到，DAC的我了解的不是很多，就不说了。

电路结构可参考Datasheet上面的设计，应该没什么问题，然后下面是我看到的一些关于配置的信息。

AD9851的40位控制寄存器的分别代表的意思如下：

可见，第一个控制字，Data[7:3]，这五位用来控制相位信息；Data[2]是Power-Down工作模式，一般将这一位设置为0，即不让它工作在Power-Down模式；并行传输模式下，芯片不允许将W0字的Data[1]位置高，所以这一位也要置低；Data[0]是使能芯片内部6*PEFCLK时钟的信号。

W1、W2、W3、W4，是频率控制字的各个位。

AD9851的输出频率计算，在Datasheet上也有写：

芯片手册上的一个示例，系统 时钟位180MHz，控制字为W0：0000 1001；W1：0000 1110；W2：0011 1000；W3：1110 0011；W4：1000 1110.按照这个控制字，得到的输出信号特性如下：相位为：1/(2^5)*360度=11.25度。输出频率：(W1 W2 W3 W4)*180MHz/(2^32)=10MHz，即输出为10MHz信号。

根据以上控制字的设置方法，可设定响应控制字，输出想要的相位和想要的频率。

控制字设定好之后，就要考虑写代码实现了。我调的时候用的是Verilog语言，Cylone II FPGA控制芯片Quartus II 13.0编译工具。FPGA编程调芯片，主要就是时序问题。先看一下Datasheet上写的时序表。（这里直说并行模式，因为我只调了并行模式）

时序中的时间要求如下：

控制字在W_CLK的上升沿被读入到芯片中，所以在控制字准备好之后，再使能W_CLK信号，使其输出时钟信号。五个控制字写如之后，将FQ_UD给一个高电平脉冲，将读入的控制字在DDS核内起作用。这里需要注意FQ_UD的上升沿与W4时钟信号的上升沿之间的时间要求tFD，我是在五个控制字写完之后，又过了一个W_CLK时钟周期后，才给FQ_UD高电平脉冲。按照那个时序图来给信号，基本上应该没啥问题。

内容基本上都是参考Datasheet上写的相关信息，希望能够帮到你。如果还有一些疑问，可以多去参考一下Datasheet。这里附上Datasheet的网址。https://www.analog.com/media/en/technical-documentation/data-sheets/AD9851.pdf

然后，我之前上传了工程的代码，里面也有我看的Datasheet，欢迎下载~

https://download.csdn.net/download/qiang_thank_you/11161960