AD9851——FPGA调试（并行模式）

AD9851——FPGA调试（并行模式）

工程功能：使用FPGA来调试AD9851芯片，使用的是并行模式

芯片手册：AD9851 CMOS 180 MHz DDS/DAC Synthesizer Data Sheet (Rev. D) (analog.com)

---

管脚功能

管脚名称	管脚功能
D0-D7	8位数据输入。用于加载32位频率和8位相位/控制字的数据端口。D7 = MSB ; Do = LSB ; D7引脚25也可作为40位串行数据字的输入引脚。
PGND	6倍参考时钟倍乘器 地
PVCC	6倍参考时钟倍乘器电源
W-CLK	字量时钟。上升沿将并行或串行频率/相位/控制字异步加载到40位输入寄存器中。
FQ_UD	更新频率。上升沿异步地将40位输入寄存器的内容传输给DDS核。当已知输入寄存器的内容只包含有效的、允许的数据时，应该发出FQUD。
REFCLOCK	参考时钟输入。CMOS/ ttl级脉冲序列，直接或通过6× REFCLK倍增器。在直接模式下，这也是SYSTEM CLOCK。如果使用了6× REFCLK乘法器，那么该乘法器的输出就是SYSTEM CLOCK。系统时钟的上升沿启动操作。
AGND	模拟地。模拟电路(DAC和比较器)的接地返回
AVDD	模拟电路的正电源电压(DAC和比较器，引脚18)和带隙参考电压，引脚11。
RSET	DAC的外部RsET