- 博客(55)
- 收藏
- 关注
RSS订阅原创 ZYNQ使用TCP烧录bin文件后DMA DONE 卡死
真是个棘手的问题啊，因为同样的代码，之前在Alinx的核心板上验证过是没有问题的，但是在自己设计的板子上就不行了。关键是不是一直不行，是有时候烧录进去能正常启动，有时候烧录进去就卡死。出了这个问题，没有解决思路就开始网上搜，一下是在这过程中搜索到的有用的信息：1.这个里面提供了一些检索的链接，有可能可以解决你的问题，总结起来就是，文中还包含了一些其他链接，比如说的之类的。很不幸这个没能解决我的问题！2.然后就是看了这篇文章，主要是研究一下出现这个DMA DONE。
2024-08-19 11:37:14
645
原创 Allegro导出制板文件
执行完上述步骤后直接确定放置即可。如果这里提示，则需要设置PCB的可操作区域大小成功生成钻孔表后，注意看命令提示框，会提示生成新的subclass。
2024-08-06 13:54:08
326
原创 Allegro复制封装到库中后缺少psm文件
这种情况一般出现在复制现有封装到库中，而没有生成。文件，从网表向PCB中导入的时候，会提示找不到。文件，这样这个封装就不能成功导入到PCB中。文件，这时就要手动生成。执行完成后就会自动生成。打开封装文件，格式为。
2024-07-23 17:22:25
196
原创 Allegro中show elements不弹窗问题
16.6版本下面的文件编辑日期是2022年的了，17.2版本下面的文件编辑日期是最近更新的。可以猜测一波，虽然我使用了16.6版本的allegro，但是它找各种配置文件的时候，找错地方了，直接到17.2这个里面去找了，关键是它一开始都还能正常使用，为什么突然就不好使了就不清楚了。先将allegro软件关闭，然后到这个路径下将上述3个文件删除，删除后重新打开allegro问题就可以解决。我将17.2版本下的这3个文件也删除掉，然后重新打开allegro，问题解决！同样的文件，我贴了两次图，你能看出不同吗？
2024-07-12 22:24:43
250
原创 ZYNQ专题-Uboot启动内核后内核无法联网问题
在上一篇中，我们成功将U-boot移植到自己的板子上，并适配了板子的硬件，可以正确ping通主机。然而内核起来后还没有那么简单，刚刚解决了U-boot的网络问题，这里Linux又出现了网络问题，依然是无法ping通主机。可以看到这里的eth0中没有ip地址，netmask子网掩码，gateway网关等。好的，这里确认了确实啥也没有，那我们尝试着手动给它添加看看呢。这时候再去ping主机就没问题了，那么这个就结束了。我们执行下面的命令，去编辑网络。到这里应该可以了，保存后退出。然后需要做的一步，重启网卡。
2024-05-15 13:47:47
258
原创 ZYNQ专题-在自己的板子上移植U-boot无法联网问题
在开发自己项目的时候，需要针对自己的板子进行相关的移植工作。在完成初步的U-boot移植后，发现U-boot无法ping通host主机。移植方法是参考的正点原子教程。会不会是因为硬件不一致导致的？如前面文中提到的，板载使用的是KSZ9031，并不是官方开发板使用的型号。
2024-05-15 11:17:44
1161
原创 Linux专题-Makefile（1）
用来给一个已经赋值的变量接续赋值，意思就是把这次的值加到原来的值的后面，有点类似于strcat。②环境变量和普通变量不同，可以这样理解：环境变量类似于整个工程中所有Makefile之间可以共享的全局变量，而普通变量只是当前本Makefile中使用的局部变量。如果不想看到打印的命令，则可以使用静默执 行的功能，即仅打印出命令执行的结果。：用=赋值的变量，在被解析时他的值取决于最后一次赋值时的值，所以你看变量引用的值时不能只往前面看，还要往后面看。①* 若干个任意字符。
2024-05-10 18:08:15
373
原创 Ubuntu16.04.04中插入U盘无法读取，且图标显示为灰色的解决方法
点击 虚拟机->可移动设备->U盘名，进而发现后面的“断开连接（连接主机）”这个选项是灰色的，不可点击！当然我这里都是已经修改好了正常的显示的。这就很离谱了，找到很多方法，该装的驱动都安装了，该进行的设置也都设置了，就是无法识别。快放弃的时候无意中看到一个帖子，自此找到了解决方案。将原来默认的“FALSE”改成“TRUE”,保存后重新打开Ubuntu，这下就可以识别了。其实虚拟机是能读到U盘的，不然上图中不可能看到U盘的名字在这里；安装了Ubuntu16.04.04后，连接U盘却读不到。
2024-04-11 09:42:45
1217
3
原创 64位Ubuntu20.04.5 LTS系统安装32位运行库
这里更新了镜像源，在整个linux开发中都是很有用的，因为后续如果要安装其他的包，都会很方便，而不用再愁一直访问失败了。该操作就是将ubuntu自己链接的镜像源更新，重新链接到国内的镜像源，这样下载就会快很多啦。但是问题就来了，当你在执行上面3条命令中的任意一条时，你大概率会出现各种404的错误，就是你无法访问到下载的网站！经多方查证，是ubutu的版本是64位的，而需要运行的编译工具链是32位的，因此会不兼容。安装一个好玩的包，安装完成sl包后运行一下，会有惊喜，如果你笑了，那就证明源起作用了。
2023-09-19 18:38:37
4056
原创 CPU的各种存储器接口
设计电路时往往绕不开要做一些内存或者外存的接口设计，比如接SDRAM、NAND FLASH等等。这些无非是为了扩展原来CPU的内存或者外存资源，方便运行更大的系统。比较常见的就是一些Linux的核心板。I.MX6这个就是很多产品设计中使用的。那么，在这些设计中，我们怎么选型往往比较困难，因为我们可能都不知道内存和外存都是什么？用它们有什么用？这个过去也是经常会困扰我的问题，所以需要系统的整理一下，方便在糊涂的时候拿出来理清一下。
2023-09-18 20:00:00
395
原创 Eclipse错误提示: Symbol ‘xxxx‘ could not be resolved
Eclipse错误提示: Symbol 'xxxx' could not be resolved
2023-08-28 13:01:44
1461
原创 模电专题-MOS管的放大电路分析
在实际应用中，我们经常会使用到功率MOS，这时通常不会将它当成一个开关使用，而是当成一个放大器来使用，那这就需要让其工作在放大状态。参考下图中的mos管的特性曲线，右图中的输出特性曲线中有一根红色的分界线，这个线就是区分mos管工作状态的分界线，在红线的左边，mos管工作在可变电阻区，也就是线性区；在红线的右边mos管工作在恒流区，也就是饱和区。当然，还有一个截止区。本文分析主要运用模电课本中的理论计算验证。
2023-08-02 20:54:56
8005
4
原创 FPGA学习专题-NIOS ii中的数据与Verilog进行交互（一）
基于Altera FPGA的NIOS II 与 Verilog的双向通信
2022-04-20 10:24:07
2016
5
原创 Altium Designer的原理图中添加新的元器件后如何自动编号
Altium Designer的原理图中添加新的元器件后如何自动编号
2022-01-25 14:28:21
23461
2
原创 某些运放电路与波形参考(更新ing)
1.输入为正弦波，且偏置一个直流量，进入一个差分运放，运放的两个输出端波形电路图：仿真波形：分析： 上面的电路,VG1是一个正弦波，频率50Hz，幅值500mV,直流偏置500mV。经过一个差分运放，运放的放大倍数10倍。波形图中的VF1是输入信号的波形，直流偏置是500mV,VF2和VF3是两个差分输出端各自对gnd的输出波形，如果两个差分输出做差，则合成的信号为最终输出的差分信号，由分析可知，差分输出的直流偏置是5V，也就是说，运放的放大对直流偏置也同样有效。上图中的VG1，为什么要加一个直
2022-01-25 13:57:07
1791
原创 【年终】电感两端施加正弦波电流，电感两端的电压波形是怎样的？
如题，最近调试的板子，FPGA驱动AD9831的DDS产生正弦波信号。9831产生的电流信号，虽然是正弦波，但是不过零点。而是在X轴上方，这样在进行单端转差分的时候，就出现了驱动信号同样是不过零点的波形。具体电路和波形如下：将AD9831的输出从电流信号转为电压信号，从电阻R214后端输出的波形如上图，该正弦波是没有过零点的。所以在差分运放的两个输出端输出的对地信号也是不过零点的，但是本项目是需要有两个过零点的正弦波信号。但是板子已经做好了，现在只能寻求改进的方法。先公布解决方法：将电阻R214断开
2021-12-31 14:28:44
5948
原创 AD9软件Gerber生成步骤
AD9软件Gerber生成步骤**A**.首先在PCB文件边上增加对应层的文字描述(以双面板为例，文字放置在对应的层)，使用gerber工具查阅时可以方便确认看的是哪一层(AD默认的层名不太好辨认),**B** File/fabrication outputs/Gerber files弹出对话框设置如下General选项，使用默认Layers选项右下角plot Layers选择Used on，这里一定要注意，Mirror Layers一定不能选，不然导出的文件都会镜像。Drill
2021-12-22 09:28:31
2420
原创 LVGL8中table中的数据刷新问题
这个问题一开始也困扰我很久，就是当我输入到单元格中的数据有更新时，表格不能自动刷新，而需要手动点击一下表格，数据才会同步刷新过来，很显然这不符合正常操作，最后还是找到了问题，一句代码解决。 不过在初始化的时候就不需要，不知道是什么原因。void combineds2431data(){ int i ; unsigned char Cbuf[4]={0}; for(i=0;i<5;i++) { Cbuf[0] = readmemory[i*4]; Cbuf[1] = readmem
2021-12-14 15:27:35
2821
4
原创 LVGL8中的table显示浮点数
table是一个表格的使用，我们可以在其中显示不同分类的名称以及数值等。使用visual studio仿真，代码如下table有几个需要注意的点：1.单元格只能是文本格式，如果是数字类的值需要格式化输出2.单元格只能设置列宽，不能设置行宽3.创建的表格中的单元格默认是带按键效果的，可以设置取消该功能，具体见代码//table的回调函数static void draw_part_event_cb(lv_event_t* e){ lv_obj_t* obj = lv_event_get_
2021-12-14 15:09:12
1851
原创 LVGL V8在STM32F429上的移植
LVGL是个很好用的东西，现在网上出的教程也越来越多，很多是针对V7及以下的版本的，但是V8针对V7的升级还是很大的，很多控件的使用方法也不一样了，所以需要有个合适的移植工程来使用。这两天一直在想办法移植，也出了很多问题，但是最终还是成功了，特将过程记录下，供大家参考。首先，针对的是正点原子的阿波罗开发板。核心是STM32F429IGT6，显示屏是分辨率480*272的RGB电容触摸屏。先看下效果图然后说下大概的移植过程及过程中问题的解决吧。一开始我是直接下载的官方的lvgl源码，配合正点原子的
2021-12-07 13:35:51
4156
4
原创 移远4G模组EC600N进行TCP/IP连接和服务器测试
最近公司产品需要增加一个4G模块进行数据传输，想到之前做的移远的4G模块，于是买了一个核心板回来调试。协议选择TCP/IP，因此使用的是TCP/IP部分的AT指令手册。工具方面，使用串口调试助手，关于测试服务器，一开始用的安信可的透传云，但是服务器连接一段时间不发送消息就会自动断开，所以还是使用了网络调试助手。因为网络调试助手使用的是本地网络，如果需要和4G通信，还需要使用花生壳做内网穿透。接下来先把服务器部分做好。如果没有花生壳软件，建议先去官网下载一个长这样色的。安装后打开界面如下这个界
2021-11-03 10:07:49
12179
5
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人