2-4译码器的实验报告:
1、实验目的:
掌握译码器的测试方法;
了解中规模集成译码器的功能管脚分布掌握其逻辑功能;学习译码器的扩展。
2、实验内容:通过书上的代码,和老师的讲解进行实验仿真。
3、实验工具:pc机,quartus ii软件和modelsim软件。
4、实验代码:
module dec2to4(W,En,Y);
input [1:0]W;
input En;
output reg [0:3]Y;
always @(W,En)
begin
if (En==0)
Y=4’b0000;
else
case(W)
0:Y=4’b1000;
1:Y=4’b0100;
2:Y=4’b0010;
3:Y=4’b0001;
endcase
end
endmodule
5、实验截图:
6、实验视频:
请下载哔哩哔哩进行观看:
【2-4译码器的另一种Verilog代码-哔哩哔哩】https://b23.tv/wkUIr6