qianzilu-CSDN博客

原创 HI351X海思芯片HiTool获取链接

HI351X系列HiTool工具获取链接

2024-04-13 01:58:52 29

原创 TMS320F28335 硬件IIC 驱动0.96 inch OLED显示屏移植过程复盘

最近尝试从32转向DSP，也算是试验一下自己的硬件学习方法论，从淘宝采购了TMS320F28335 硬件IIC 驱动0.96 inch OLED显示屏。分步骤走：1、先看TMS320F28335的硬件IIC寄存器流程：与32（此处指STM32、GD32）的IIC库函数流程有一些不同，DSP的操作都是寄存器操作，所以单独的发送过程与配置过程是没有解耦的，这也使得整个寄存器配置的时序相对而言有些反逻辑直觉。（1）首先摆一张IIC的结构图：图1 IIC发送接收结构（2）可以看到要发送的数据先到DXR

2021-07-28 12:18:02 2346 2

原创 GD32F4XX FT24C02A主机模式硬件IIC读写EEPROM示例

一、基本概念及特性IIC时钟信号由主机提供，属于同步通信协议一般硬件设计时需要对I2C SDA和SCLK均加上拉，此时保持总线空闲态为全高。因为接收和发送共用一根数据线，所以I2C是半双工网络其传输速度最大值为1Mbps，可以配置为400Kbps、100Kbps（标准传输速度）因为是半双工，所以整个读写过程一般是：主机发送通信开始信号，改变SDA和SCLK电平（先后拉低），加载传输数据（包括地址数据和传输内容），收到从机回复后，开始传输I2C总线上最多可以挂载的从机地址数量受到总线上的总线电容

2021-01-04 13:52:42 3748 10

原创开漏输出（open drain）与推挽输出（push pull）学习详解及某个踩到的坑分享

推挽输出和开漏输出是单片机的两种基本状态，实际的性质有所区别，下面是个人的分析，若有不对之处敬请指正。（1）推挽输出：有确定的输出状态（非0即1）（2）开漏输出（OD）：不附加上拉电阻时没有高电平输出能力，线与逻辑实现方案当多个OD共享一个上拉电阻Rp时，只要有任意一个输出为0，其他所有的输出也都会被拉到地，因此假定逻辑输入为A、B，一般为了控制逻辑和实际输出的电平逻辑一致，会在控制端附加反相器，因此会出现图片里逻辑功能函数L = ~B · ~A的情况。（3）踩到的坑算是SPI的不规范用法吧，

2020-12-18 17:20:39 17713 3