第五章设计总览与顶层介绍

1；  架构与微架构：

架构又称为指令集架构或处理器架构，有了指令集架构，就可以使用不同的处理器硬件实现方案来设计不同性能的处理器；

微架构指具体硬件的实现方案，不同微架构可以造成性能与成本的差异，但是在属于同一指令集架构之间的处理器之间，软件不需要做出任何修改就能够运行。

2：处理器与处理器核

处理器核：处理器内部最核心的部位，是真正的处理器内核。

处理器：处理器和CPU往往指的是一个完整的SOC，包含处理器内核和其他设备或者存储器。

3：蜂鸟E200代码风格介绍

（1）：使用标准DFF模块生成寄存器，避免直接用always语句直接生成寄存器。

（2）：推荐使用verilog中的assign语句代替if-else和case语句进行编写。由于if-else与case语句不能传播不定态，还会产生优先级的选择电路而非并行选择电路，不利于面积和时序。

注意：利用assign与句既能够产生优先级的电路，也能产生并行的电路

优先级的：assign out = sel1 ? in1[3:0] : sel2 ? in2[3:0] : sel3 ? in3[3:0] : 4’b0;

并行的：assign out = ({4{sel1}} & in1[3:0] )  | ({4{sel2}} & in2[3:0]) | ({4{sel3}} & in3[3:0]);

（3）：由于带有reset的寄存器面积和时序会稍微差一点，因此在数据通路可以使用不带reset的寄存器，而只在控制通路上使用带reset的寄存器。

（4）：信号名尽量避免使用拼音，注意使用英文缩写

（5）：clock 和 Reset 信号应该禁止被使用于任何其他的逻辑功能。只用作时钟和复位之用。