经典的延续还是失败的开始？ARM cortex m7性能初探

最新推荐文章于 2024-07-05 16:15:06 发布

qqSGen

最新推荐文章于 2024-07-05 16:15:06 发布

阅读量1w

点赞数 1

本文链接：https://blog.csdn.net/qqSGen/article/details/45955127

版权

本文探讨了ARM Cortex M7处理器的性能，将其与前代M3、M4进行比较，并通过实际测试展示其在浮点运算、指令集增强、缓存和分支预测等方面的优势。在全浮点控制程序执行时间的测试中，M7表现出显著优于其他M4处理器的性能，但不同厂家的实现和优化水平也对其性能有所影响。

摘要由CSDN通过智能技术生成

说起嵌入式处理器，学习电子或者自动化专业的同学相比是非常亲切的,笔者是一名自动化专业的学术，无数的NB的算法最后的实现还是需要一颗好的CPU才能真正的发挥出其各种优秀的属性。其实嵌入式CPU已经成为现在CPU中的一个很大很复杂的一个门类。笔者所关系的一直都是好用不贵的神器：MCU。从最经典的intel 的8051到之后的时代王者PIC单片机。再到因为极高性价比而一战成名的神器STM32系列，到最新也是我这次想初探的arm cortex m7，每个都让我感受到时代的进步，工具的强大，好了话不多说，我就从继承性和发扬性并且用一块开发板的例程来分析这个系列到了M7一代是堕落的开始还是经典的延续。

首先，这个芯片构架是其老一代经典构架cortex M4的威力加强版，这个不用怀疑，稍微翻下指令集就能看出原来的指令集是在的，用官方的说法就是100%的兼容现有的系统。使用过或者研究过cortex m4构架的童鞋都应该知道，m4其实就是m3的系统上直接添加FPU的版本，这让笔者一开始对于这款基于10年前的那个经典老构架的2次加强版并不看好。但是实际读读宣传手册就会发现差距其实是明显的。

1.构架篇

首先从跑分来看看：

cortex m3:

管道	3 阶段
性能效率	3.32 CoreMark/MHz* - 1.25 至 1.50 DMIPS/MHz**

cortex m4:

DSP 扩展	Single cycle 16/32-bit MAC Single cycle dual 16-bit MAC 8/16-bit SIMD arithmetic Hardware Divide (2-12 Cycles)
浮点单元	单精度浮点单元符合 IEEE 754
流水线	3 级 + 分支预测
性能效率	3.40 CoreMark/MHz* - 1.25 至 1.52 DMIPS/MHz**

cortex m7:

DSP 扩展	单周期16/32位 MAC 单周期双16位 MAC 8/16位 SIMD 运算硬件除法（2-12 周期）
浮点单元	单和双精度浮点单元与IEEE 754 兼容