DVB-S2 DVB-S2X DVB-DSNG 发射机 接收机FPGA IP

基于Xilinx FPGA的DVB-s2\DVB-S2X\DVB-DSNG接收机FPGA IP core。

1.调制方式：BPSK、QPSK、8PSK 、16QAM、16APSK, 32APSK；

2.符号率范围：2.4k ~ 45M，256k ~ 113M；

3.信道编码类型：RS+交织+卷积码，BCH+交织+LDPC；

4.支持CCM、ACM模式；

5.支持硬判决、软判决输出；

6.支持译码后TS流、BBF帧输出。

另外，支持 IP core定制。

完全自主知识产权，全部代码自研。多种形式授权。

m=250;n=[300,500,1000];%校验矩阵的n是码长
frame=500;
Eb_N0=[0:0.5:5];

for ii=1:3
R(ii)=(n(ii)-m)/n(ii)
H(ii)=getH(m,n(ii))       %load H; H-->G
[G(ii),valid]=H2G(H(ii)); 
while valid==0                   %valid作为校验矩阵是否为满秩的标志,若为非满秩(valid=0),则返回重新利用1A随机构造
H(ii)=getH(m,n(ii));                     %构造校验矩阵H
[G(ii),valid]=H2G(H(ii));                %将校验矩阵H转化为生成矩阵G
end
end