DVB-S2系统中LDPC译码器的实现 LDPC编码器的实现 FPGA DVB-S2、DVB-S2X LDPC 编码IP、LDPC译码 IP

DVB S2 LDPC 译码器.IP core

IP Core特点：

1.全部代码由FPGA代码实现；

2.支持DVB-S2、DVB-S2X全部格式；

3.支持编码、译码；

4.支持标标准中16200、32400、64800三种帧长；

5.支持ACM、VCM、CCM模式，参数逐帧可变；

6.译码参数可调；

7.支持时钟速率＞=250MHz；

8.译码性能贴近DVB-S2标准曲线。

 

DVB-S2前向纠错采用LDPC（内码）与BCH（外码）级联的形式。

映射部分按后续采用的具体的调制方式（QPSK、8PSK、16APSK、32APSK），将输入的经过前向纠错的串行码流转换成满足特定星座图样式的并行码流。

物理层成帧部分通过加扰实现能量扩散，以及空帧插入等。

调制部分完成基带成形和调制。

另外，支持LDPC IP core定制，提供全套代码及算法说明文档。

完全自主知识产权，全部代码自研。可多种形式授权。