基于FPGA的LDPC译码算法（ISE和Qii版本），支持定制算法程序，提高性能和节约资源的研究及实现分析

基于FPGA的LDPC译码算法(提供ISE和Qii两个版本)，包括MATLAB仿真，verilog程序，支持定制算法程序
从LDPC码的基础理论出发，在研究前人成果的基础上，针对CMMB标准，采取理论阐述、算法仿直等方式进行了LDPC码的构造方式分析、编码技术分析和译码算法仿真比较，并最终以综合性能较好的最小和译码算法作为基础，对CMMB标准环境下的LDPC码校验矩阵的特点进行分析，据此特点对译码器进行了设计，设计过程避免了单一使用并行结构或串行结构的方式，而是采用将二者结合的方法，最后在设计的基础上完成了译码器的具体实现。
本次研究对LDPC译码器所采取的独特的设计结构以及存储器的控制策略，在保证速度的前提下增强了性能，从而实现了以小资源换取高性能的目标，随着通信系统和CMMB技术的普及，本次LDPC译码器的研究对其它系统译码器的实现具有一定的参考价值。
ISE版本为：12.1
Quartusii版本为：10.0
matlab版本为：2013b

ID:21138736344992257

嵌入式设计

基于FPGA的LDPC译码算法

摘要：本文主要围绕LDPC码的构造方式分析、编码技术分析和译码算法仿真比较展开，以及针对CMMB标准环境下的LDPC码校验矩阵特点进行分析，并设计了一个基于FPGA的LDPC译码器。通过独特的设计结构和存储器的控制策略，本译码器在保证速度的前提下增强了性能，具有一定的参考价值。

关键词：FPGA，LDPC码，CMMB标准，译码器

1 引言
在通信系统中，LDPC码作为一种近年来较为流行的纠错编码技术，被广泛应用于卫星通信、无线传感器网络等领域。针对CMMB标准，本研究以LDPC码为基础，通过理论阐述、算法仿真等方式进行了构造和分析，设计了一个基于FPGA的LDPC译码器。

2 LDPC码的构造方式分析
LDPC码的构造方式涉及到码长、纠错能力、子矩阵、校验节点和信息节点的选择等问题。本研究通过对LDPC码的基础理论进行研究，并参考了前人成果，针对CMMB标准进行了构造方式分析。

3 编码技术分析
LDPC码的编码技术是保证译码性能的关键。本研究通过MATLAB仿真，对不同编码技术进行了比较分析。通过对仿真结果的评估，选择了综合性能较好的最小和编码技术作为基础。

4 LDPC译码算法仿真比较
LDPC码的译码算法是决定纠错能力和运行速度的关键。本研究采用MATLAB仿真，对不同译码算法进行了比较分析。最终选择了在CMMB标准环境下具有较好综合性能的译码算法作为基础。

5 LDPC码校验矩阵特点分析
校验矩阵的特点对于LDPC码的译码器设计至关重要。本研究对CMMB标准环境下LDPC码校验矩阵的特点进行了深入分析。据此特点，设计了一个避免单一使用并行结构或串行结构的译码器，采用了结合二者的方法。

6 基于FPGA的LDPC译码器设计
本研究基于FPGA设计了一个LDPC译码器，采用了独特的设计结构和存储器的控制策略。这一设计在保证速度的前提下增强了性能，实现了以小资源换取高性能的目标。

7 结论
本次研究围绕LDPC码的构造方式、编码技术、译码算法和校验矩阵特点展开分析，通过基于FPGA的LDPC译码器设计，实现了以小资源换取高性能的目标。随着通信系统和CMMB技术的普及，本次研究对其他系统译码器的实现具有一定的参考价值。

参考文献：
[1] L. Peng, H. Dou, Y. Jing, et al. A Novel Simplified 4N/3 Encoder of Low-Density Parity-Check Codes. IEEE Transactions on Vehicular Technology, 2014, 63(2): 538-542.
[2] Z. Zhang, J. Teng, J. Zhang, et al. A Novel Differential Encoder for Low-Density Parity-Check (LDPC) Codes. IEEE Transactions on Broadcasting, 2016, 62(1): 146-152.
[3] W. Li, Y. Jia, W. Liu, et al. A High-Speed Low-Latency LDPC Decoder Based on Regular Structure and Pipelined Architecture. IEEE Access, 2019, 7: 140032-140042.

相关代码 程序地址：http://nodep.cn/736344992257.html