- 博客(2)
- 收藏
- 关注
RSS订阅原创 FPGA-边沿检测器
所谓边沿检测器，就是检测输入信号的上升沿（pos_edge）和下降沿(nos_edge),上升沿就是指输入信号由低电平变为高电平，下降沿指的是输入信号由高电平变为低电平。 本次设计主要是对上升沿（pos_edge）和下降沿进行检测，事先要定义一个位宽位一位的输入信号data；还需要用定义两个位宽位一位的寄存器a和b；还需要定义两个输出信号pos_edge和nos_edge. a和b这
2017-11-16 14:04:50
1079
原创 FPGA- 序列检测器
FPGA- 序列检测器序列检测器是时序数字电路设计中经典的教学范例。下面我将用Verilog HDL语言来描述、仿真并实现它。本次设计实现：设计一个“10010”序列的检测器。设x为数字码流输入，z为检测标记输出，高电平表示“发现指定序列”，低电平表示“没有发现指定序列”。本次设计的码流设置为data=20'b1100_1001_0000_1001_0100.其状态转换图如下面的图片。状态转移图
2017-11-15 15:47:24
6411
2
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人