- 博客(4)
- 资源 (2)
- 收藏
- 关注
RSS订阅原创 Vivado仿真卡在executing analysis and compilation step阶段
用Vivado进行仿真时，卡在executinganalysisandcompilationstep阶段，无法继续进行仿真。1，vivado正常仿真后，重启仿真（relaunch_sim）。如下图，vivado卡在launchingsimulationsteps阶段，无法继续进行仿真。2.关闭vivado仿真，重新仿真（launch_simulation）。vivado卡在executinganalysisandcompilationstep阶段，无法继续进行仿真。...
2022-07-22 23:02:01
6239
原创 Vivado使用宏定义`define
`define：作用 -> 常用于定义常量可以跨模块、跨文件; 范围 ->整个工程。宏定义定义和使用步骤如下：1.正确添加头文件步骤如下2.编辑预定义代码3.设置头文件属性（此步骤做不做都可）4.在文件中使用宏定义(1)首先，在此文件中添加文件头：`include "axi_lite_reg_define.vh"(2)其次，在此文件中使用宏定义：注：符号"`"为键盘按键（既含有波浪线又含有顿号的那个按键。...
2021-03-22 13:59:43
12702
2
原创 2020-10-24
FPGA复位信号（高有效）异步复位同步释放处理方法如下（可作为模块直接调用）：`timescale 1ns/1psmodule async_rst_sync( input wire I_dest_clk , // Destination clock input wire I_aync_rst , ...
2020-10-24 21:11:03
438
1
翻译 DCM,PLL和MMCM的区别
DCM是数字时钟管理器 - 它的核心是延迟锁定环。它具有校正时钟，生成时钟的不同阶段，动态改变时钟相位，生成相关（2x）时钟，进行时钟分频，甚至生成与输入时钟具有谐波关系的时钟的能力。它是旧技术中存在的唯一时钟管理模块（直到Spartan-3和Virtex-4）。Virtex-5和Spartan-6中，锁相环（PLL）与DCM一起被引入。 PLL是一个模拟时钟管理单元，除了动态和精细相移外，它...
2019-03-18 09:33:42
5468
SPI_Slaver_Driver
2019-03-12
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人