YT8531C 接收端的时钟在1000M下为125M,
图一:
但是在FPGA中用PLL生成125M的时钟一直和cnt(在phy芯片提供的时钟下加一)对不齐【理论上对齐的话,会是水平的线】如图二,于是去亲测了一下它的时钟果真是125M。ILA抓取结果如图三。
图二:
图三
代码:
YT8531C 接收端的时钟在1000M下为125M,
图一:
但是在FPGA中用PLL生成125M的时钟一直和cnt(在phy芯片提供的时钟下加一)对不齐【理论上对齐的话,会是水平的线】如图二,于是去亲测了一下它的时钟果真是125M。ILA抓取结果如图三。
图二:
图三
代码: