![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
基于FPGA的UDP/IP协议栈
文章平均质量分 86
为实现TCPIP协议栈,首先对简单的UDPIP协议栈进行研究、设计与实现。整个开发周期较长,文章中多以仿真、结果图片形式给出,为亲手设计调试过程
时间看得见
Anyone can be anything.
展开
-
千兆UDP学习调试记录(五)
千兆UDP学习调试记录(五)——千兆UDP设计实战到此全部完成基于FPGA的UDP发送接收功能全部实现,这是该系列的第五篇文章。UDP设计实战记录△GMII的接口管理芯片,圈出的引脚是需要控制的引脚。△20181011 周四 开始编写UDP发送模块1、完成UDP发送模块的程序编写。GMII 千兆UDP数据包发送模块,即这层是包含MAC帧的全部以太网协议发送模块。程...原创 2018-10-16 15:40:26 · 1130 阅读 · 3 评论 -
千兆UDP学习调试记录(四)
千兆UDP学习调试记录(四)20181009 周二继续分析源代码,CRC已经说过了,现在来看IP_Receive模块。通过对发送模块的全面、细致解析,再对现在的接收模块进行分析,应该会轻松很多了吧。哈哈。补充:程序是直接用一个总的流程状态实现的,相比于一般的三段式状态机,各有什么优点呢?可以尝试把程序写成三段式状态机来实现。△Iprecieve模块,GMII UDP数据包发送模...原创 2018-10-15 11:09:09 · 863 阅读 · 0 评论 -
千兆UDP学习调试记录(三)
千兆UDP学习调试记录(三)注:本文详细分析了基于FPGA实现UDP传输的Verilog代码,尽量理清了各个模块的所有逻辑,并以自己的理解实现出来。20181008 周一△整体代码如下,很简洁,模块也很清晰。△ipsend模块梳理。GMII UDP数据包发送模块。分析了代码,发现有很多知识需要补充……1)以太网帧格式,有四重,常用的是DIX Ethernet II标准,...原创 2018-10-08 23:06:47 · 937 阅读 · 1 评论 -
千兆UDP学习调试记录(二)
千兆UDP学习调试记录(二)注:本文主要是对Verilog源码进行整体分析,补充UDP协议传输的相关知识,为下一步源码分析做准备。接下来,就是分析代码了。几大疑问:程序中并没有MAC层的处理,也没有用MAC的IP核,所以该程序是用硬件来解决MAC层的吗? UDP的发送和接收模块都很清晰,分析其流程和通用性,看能否能行拓展。 寻找方法,或编写程序,对该UDP传输进行测试,看起最大传输...原创 2018-10-08 09:22:03 · 924 阅读 · 0 评论 -
千兆UDP学习调试记录(一)
基于FPGA的TCP硬件协议栈研究与设计——总标题前言:笔者的最终目的在于,实现基于FPGA的Verilog纯逻辑TCP硬件协议栈,目前还处在前中期,看了《TCPIP详解卷一:协议》一书,收获颇丰。现在开始利用黑金的开发板AX516,计划逐步动手实现,并将一路的学习记录下来,算是反思总结,也是期待分享交流,希望有感兴趣,或从事相关工作的朋友,能留言、加友等,一起分享与探讨。笔者是在校研究生...原创 2018-10-07 10:21:43 · 1598 阅读 · 2 评论