qq_25210633的博客

ARMv7-M exception modelARMv7-M和ARMv7在异常处理中的不同为：ARMv7-M在异常进入和退出时使用硬件进行关键信息保存和恢复，并且使用Vector中的table代笔异常入口的地址，而不是指令。另外异常分类也有不同。Overview of the exceptions supportedARMv7-M有以下异常：ResetARMv7-M支持两种级别Reset： Power-on reset，Reset处理器，重置所有寄存器。 Local R

Registers通用寄存器R0-R12。R13 - Stack Pointer(SP_main& SP_process)。Reset之后，处理器会自动获取Vector中偏移为0下的内容，写入到SP_main中，即初始化SP_main指针，此时为Thread mode并且为Privileged。如果想要切换为SP_process，需要再将SP_process初始化，使用MSR指令即可。ARMv7-M的实现中，忽略掉了SP[1:0]，也就是处理器自动向下取4-byte对齐使用。ARM..

1.ARMv7-M memory mapped architectureARMv7-M是采用Memory-mapped架构，这一位置该架构采用了物理地址作为：事件入口，比如vectors向量表。 系统控制和配置，比如System Control Registers。ARMv7-M实现了使用一个地址列表来存放异常处理入口，即发生异常时，从Vector Table中获取异常处理函数入口。该架构保留了地址空间0xE000000-0xFFFFFFFF给System Level使用。arm使用了该空间