VHDL-OV7670-从头到脚-1(cmos8bit数据整合16bit)
弄完了梅老师的verilog例程,想要改成VHDL,做如下记录:8位数据转16位源码------------------------------------------------------------------------------------ Company: -- Engineer: -- -- Create Date: 16:55:08 04/09/2018 -- Design...
原创
2018-04-28 07:51:23 ·
770 阅读 ·
0 评论