数字集成电路课程作业

第一次作业

1、	试从互联网上找出两家处理器公司的最新CPU产品简介，比较两款产品性能参数的差异。主要从时钟主频、采用的工艺线宽、功耗、线程数、价格等参数进行比较。
答：这个会随着CPU改朝换代，所以这个就自己搜吧。找202X年x月CPU天梯图什么的

2、	芯片对封装工艺的性能由哪些需求？试对每种需求举一个实例来简单说明这些对封装的需求是如何影响封装后集成电路性能的。
答：电学：低寄生。封装的寄生电阻影响高精度基准的输出电压精度，寄生电阻、电容、电感影响高频电路的输入、输出信号的幅度和频谱质量。
机械：可靠性、坚固性。轮船上使用的电路对封装外壳的抗腐蚀性有要求，航天中的高加速度对芯片管壳的机械强度有要求。
热学：有效散热。CPU芯片由于功耗增加，散热系统越来越复杂。
经济性：低成本。民用大批量电路对成本要求严格，节约都是利润。

第二次作业

1. 请给出衬底上的互连线与衬底之间的平板寄生电容的计算公式，当因工艺进步互连线的（1）最窄线宽尺寸（W）缩小到原来的1/2，氧化层厚度（t）减薄到原来的1/2时，互连线厚度（H）缩小到原来的1/2，问相同长度（L）的互连线，其平板寄生电容变为原来的多少？（2）如果氧化层厚度（t）不变，其平板寄生电容变为原来的多少？（3）如果同时还采用了低k介质使得绝缘材料的电容率变为SiO2(原氧化层介质)的1/2，其平板寄生电容变为原来的多少？

        2.要减小芯片的连线电阻可以采用哪些措施？

      3.试计算一条长5cm，宽1um的Al1的传播延时，当这条Al线换成铜线时，相同尺寸的铜线的传播延时是多少？

 第三次作业

2、简述静态CMOS反相器的特点？
答：（1）输出摆幅大（VDD/GND）
   （2）属于无比逻辑
   （3）输出阻抗小（Ron）
   （4）输入阻抗极大（只有输入电容）
   （5）稳态时无静态功耗

3、已知(W)p =3(W)n时反相器的P/N管大致对称（即Rp=Rn，tpLH= tpHL），求当(W)p =5(W)n时Rp与Rn，Cgin，tpLH， tpHL，tp的变化情况？若(W)p =2W)n时Rp与Rn，Cgin，tpLH， tpHL，tp的变化情况又如何？
答：当(W)p =5(W)n时：Rp=3/5Rn0,ΔRp=-2/5Rn0
                     Rn=Rn0,
                     Cgin=3/2Cgin0, ΔCgin=1/2 Cgin0
                     tpLH~ Rp Cgin=tp0*3/5Rn0*3/2 Cgin0=9/10tp0=0.9 tp0
tpHL~ Rn Cgin= tp0*Rn0*3/2 Cgin0=3/2tp0=1.5 tp0
tp= (tpLH+ tpHL)/2=1.2 tp0
当(W)p =2(W)n时：Rp=3/2Rn0,ΔRp=1/2Rn0
                     Rn=Rn0,
                     Cgin=3/4Cgin0, ΔCgin=-1/4 Cgin0
                     tpLH~ Rp Cgin=tp0*3/2Rn0*3/4 Cgin0=9/8tp0=1.125tp0
tpHL~ Rn Cgin= tp0*Rn0*3/4 Cgin0=3/4tp0=0.75 tp0
tp= (tpLH+ tpHL)/2=15/16tp0=0.9375 tp0

4、假设F=200,求γ=1时分别采用无缓冲器、两级缓冲器、以及反相器链驱动，其延迟时间tp分别是多少？

5、CMOS电路功耗的来源有哪些因素？低功耗设计的方法有哪些？
答：主要来源有三点：（1）动态功耗（由电容充放电产生），（2）短路电流（PMOS和NMOS在某个输入电压范围内同时导通，形成造成电源到地的短路电流通路），（3）漏电（主要由PMOS和NMOS内部各种反偏PN结的反向漏电流和MOS管的亚阈值漏电流产生）。
主要选择：降低电源电压
          降低开关活动率
减小物理电容