对于2440芯片时钟结构,至少有这三部分
400M的系统时钟FCLK
100M~133M的存储设备用的时钟HCLK
50M外部设备用的PCLK
SOC(system on chip)
实际原理图上接的晶振是12M,要达到400M的方法是操作寄存器PLL
然后400M分频成133M和50M给HCLK和PCLK
如何设置FCLK、HCLK、PCLK
实际上是如何通过设置PLL来倍频,然后如何分频
上图分析
如果什么都不做的话,系统是以12M的频率在跑
锁定时间之后,CPU停止运行,等频率变为其他频率并稳定之后就启动芯片
期间至少涉及到的寄存器:锁定时间的寄存器、PLL寄存器、分频寄存器
head.s里面的代码为
.extern main
.text
.global _start
_start:
Reset:
ldr sp, =4096 @ 设置栈指针,以下都是C函数,调用前需要设好栈
bl disable_watch_dog @ 关闭WATCHDOG,否则CPU会不断重启
// bl是位置无关码,相当于:PCnew = PC + 偏移
// PCnew = (4+8) + 0x28 = 0x34
ldr pc, =disable_watch_dog
bl clock_init @ 设置MPLL,改变FCLK、HCLK、PCLK
bl memsetup @ 设置存储控制器以使用SDRAM
bl copy_steppingstone_to_sdram @ 复制代码到SDRAM中
ldr pc, =on_sdram @ 跳到SDRAM中继续执行
on_sdram:
ldr sp, =0x34000000 @ 设置栈指针
ldr lr, =halt_loop @ 设置返回地址
ldr pc, =main @ 调用main函数
halt_loop:
b halt_loop
观察如何初始化时钟:
void clock_init(void)
{
// LOCKTIME = 0x00ffffff; // 使用默认值即可
CLKDIVN = 0x03; // FCLK:HCLK:PCLK=1:2:4, HDIVN=1,PDIVN=1
/* 如果HDIVN非0,CPU的总线模式应该从“fast bus mode”变为“asynchronous bus mode” */
__asm__(
"mrc p15, 0, r1, c1, c0, 0\n" /* 读出控制寄存器 */
"orr r1, r1, #0xc0000000\n" /* 设置为“asynchronous bus mode” */
"mcr p15, 0, r1, c1, c0, 0\n" /* 写入控制寄存器 */
);
/* 判断是S3C2410还是S3C2440 */
if ((GSTATUS1 == 0x32410000) || (GSTATUS1 == 0x32410002))
{
MPLLCON = S3C2410_MPLL_200MHZ; /* 现在,FCLK=200MHz,HCLK=100MHz,PCLK=50MHz */
}
else
{
MPLLCON = S3C2440_MPLL_200MHZ; /* 现在,FCLK=200MHz,HCLK=100MHz,PCLK=50MHz */
}
}
S3C2440: MPLL(FCLK) = (2 * m * Fin)/(p * 2^s)
其中: m = MDIV + 8, p = PDIV + 2, s = SDIV
一开始的 “CLKDIVN = 0x03; // FCLK:HCLK:PCLK=1:2:4, HDIVN=1,PDIVN=1”
是什么意思?
从名字看是分频用的,意思是说当CLKDIVN为3时FCLK:HCLK:PCLK的比值为1:2:4,即当FCLK为200M时HCLK和PCLK分别为100M和50M
当FCLK和HCLK不一样时(也就是HDIVN不等于0时)就要用如下语句,其目的是将CPU的总线模式从“fast bus mode”变为“asynchronous bus mode“
__asm__(
"mrc p15, 0, r1, c1, c0, 0\n" /* 读出控制寄存器 */
"orr r1, r1, #0xc0000000\n" /* 设置为“asynchronous bus mode” */
"mcr p15, 0, r1, c1, c0, 0\n" /* 写入控制寄存器 */
);
总结:时钟的初始化就是设置总时钟FCLK以及HCLK和PCLK的分频系数。
串口实验
- PC机如何用串口
- 确定用哪个串口
- 波特率,是否使用流控
- 打开
- 发送接收
- 2440串口0的使用
- 初始化(包括波特率、流控、把引脚设为UART模式