P0 口输出级具有能带 8个 LSTTL 门负载能力（指每个端口线例如P0.0P0.1每条位线，而不是整个P0口反证P2地址高8位，如果只能带4个怎么用）这个是门电路的扇出系数也就扇出带门负载能力

3.地址锁存允许ALE
在系统扩展时，ALE用于控制地址锁存器锁存P0口输出的低8位地址，从而实现数据与低位地址的复用。当单片机上电正常工作后，ALE端就周期性地以时钟频率的1/6的固定频率向外输出正脉冲信号，ALE的负载能力为8个LSTTL器件。

https://blog.csdn.net/charlson_s/article/details/107209327?utm_medium=distribute.wap_relevant.none-task-blog-baidujs_title-2

4．  简述80C51单片机四个端口的带负载能力。

答：P0口的每一位口线可以驱动8个LSTTL负载。在作为通用I/O口时，由于输出驱动电路是开漏方式，由集电极开路（OC门）电路或漏极开路电路驱动时需外接上拉电阻；当作为地址/数据总线使用时，口线输出不是开漏的，无须外接上拉电阻。P1、P2、P3口的每一位能驱动4个LSTTL负载。它们的输出驱动电路设有内部上拉电阻，所以可以方便地由集电极开路（OC门）电路或漏极开路电路所驱动，而无须外接上拉电阻。

https://blog.csdn.net/weixin_30242907/article/details/95523217?utm_medium=distribute.wap_relevant.none-task-blog-baidujs_title-6

扇出能力 百度百科

扇出能力是指与非门输出端连接同类门的最多个数。它反映了与非门的带负载能力。

扇出（fan-out）是一个定义单个逻辑门能够驱动的数字信号输入最大量的专业术语。大多数的TTL逻辑门能够为10个其他数字门或驱动器提供信号。所以，一个典型的TTL逻辑门有10个扇出信号。

在一些数字系统中，必须有一个单一的TTL逻辑门来驱动10个以上的其他门或驱动器。这种情况下，被称为缓冲器的驱动器可以用在TTL逻辑门与它必须驱动的多重驱动器之间。这种类型的缓冲器有25至30个扇出信号。逻辑反向器（也被称为非门）在大多数数字电路中能够辅助这一功能。

在软件工程中的定义：该模块直接调用的下级模块的个数。在面向对象编程中，扇出应用于继承。

在仿真软件powerPCB中，贴片芯片管脚走线总是从元件层走线，必要的时候打孔进入内层信号层，这种从贴片管脚往其他方向引线的方式就叫做“扇出”。

software:

在软件设计中，扇入和扇出的概念是指应用程序模块之间的层次调用情况。

按照结构化设计方法，一个应用程序是由多个功能相对独立的模块所组成。

扇入：是指直接调用该模块的上级模块的个数。扇入大表示模块的复用程度高。

扇出：是指该模块直接调用的下级模块的个数。扇出大表示模块的复杂度高，需要控制和协调过多的下级模块；但扇出过小（例如总是1）也不好。扇出过大一般是因为缺乏中间层次，应该适当增加中间层次的模块。扇出太小时可以把下级模块进一步分解成若干个子功能模块，或者合并到它的上级模块中去。

设计良好的软件结构，通常顶层扇出比较大，中间扇出小，底层模块则有大扇入。

扇出 - PCB设计中的扇出

编辑

编辑

PADS中进行自动扇出

PCB扇出（fanout）与数字系统中的概念不同，它可以说指的是一个过程，也就是将某个元器件引脚走出一小段线，再打一个过孔结束（这个过孔通常会连接到平面层，当然也可以是信号线）的这个过程。扇出的概念也许有些初学者并不熟悉，但实际上，每个画双面及以上板层的工程师都在用扇出的功能，特别是在旁路电容元器件上用得特别多，通常是手动扇出（也就是手动打孔的意思），但是对于某些特殊的封装（如BGA），密度大，引脚众多时，使用自动扇出的优势就非常明显了，速度快、整齐，深受广大资深工程师的“喜爱”:-)，右图为实际PCB设计中两种BGA扇出的模式，实际上还有很多种，根据具体情况工程师可以去选择，但这并不是主要问题之所在。

下面主要针对BGA这种“怪物”讲讲如何在PADS中使用自动扇出。 需要注意的是：PADS系统中的自动扇出功能只会在PADS Router中有效，因此你必须进入PADS Router才能进行如下所示的操作。

步骤

好了，言归正传，Let's get started it!

首先设置Fanout参数。选择我们需要进行扇出的BGA（或其它）封装，右击后选择弹出菜单中的Properties即可进入如右下图所示的Component Properties对话框，切换到Fanout选项卡，这里就是我们可以量身定制Fanout类型之处。

其中Create fanouts中表示对哪些网络引脚进行fanout，这里我们为了完整显示，将所有都勾选上，你也可以按需求选择。

Placement of via fanout for中三个标签项表示fanout的模式，工程师们可以改变后，查看Preview中的效果再选择合适的模式。

在PADS Router中，选中刚才已经设置过参数的BGA封装，右击后选择Fanout命令即可完成，此时应如图bga_fanout_Xpattern所示。

扇出失败几乎每个工程师都会遇到，以下几种情况可供参考：

1）过孔大小不合适，如太大

2）选择了允许在pad上打孔，扇出操作后好像没成功，实际上已经完成了，只不过由于过孔与pad大小差不多且打在了pad上，从而导致设计者误认为没有完成。

3）安全间距不适合

有人可能会想：Fanout栅格对扇出会有影响，但实际上自动扇出是不会受到该参数的约束

扇出系数能力

编辑

扇出能力是指与非门输出端连接同类门的最多个数。它反映了与非门的带负载能力。

扇出能力

编辑

：标准TTL系列为40（大电流输出为120）。标准CMOS（4000系列为4，74系列为10，大电流输出为4，15）。 74LS系列为20，而74HC系列在直流时则高达1000以上，但在交流时很低，由工作频率决定。

其中IOLmax为最大允许灌电流，,IIL是一个负载门灌入本级的电流（≈1.4mA）。No越大，说明门的负载能力越强。一般产品规定要求No≥8。

TTL门输出为高电位时，可带动的门的个数为：输出为高电位时的输出电流IOH与输入为高电位时的流入电流IIH之比,即NOH=∣IOH/IIH∣; TTL门输出为低电位时，可带动的门的个数为：输出为低电位灌入电流IIL与输入为低电位时的流出电流IOL之比,即NOL=∣IOL/IIL∣

TTL带拉电流负载时的扇出系数可以进行估算，但由于IOHmax≈5mA，而IIH很小，故此时的扇出较大，一般可以不计算. 扇出能力与驱动能力

几种常用单片机I/O口线的驱动能力

在控制系统中，经常用单片机的I/O口驱动其他电路。几种常用单片机I/O口驱动能力在相关的资料中的说法是：GMS97C2051、AT89C2051的P1、P3的口线分别具有 10mA、20mA的输出驱动能力，AT89C51的P0、P1、P2、P3的口线具有10mA的输出驱动能力。在实际应用中，仅有这些资料是远远不够的。笔者通过实验测出了上述几种单片机的I/O口线的伏安特性，从中可以得到这些I/O口的实际驱动能力。

实际上，扇出是一个比较老的概念，在TTL电路中，因TTL电路为电流驱动型的器件，所以考查的主要是电流的驱动能力（即静态特性->直流驱动能力->输入阻抗）。以下主要讨论CMOS电路的扇出。

我们考虑扇出的时候通常是在一定的工作环境下进行讨论的，在数字电路中通常是指工作频率。

负载除了吸入电流外还包括负载电容（线中电容暂不讨论），CMOS器件是电压控制的，它通常只需要极小的电路就可以工作，而带载能力主要取决于负载电容（即电路的动态特性—>电平切换速度—>频率）。

当我们的扇出较多时，相当于并联了N个电容，电容值的增加，使门电路充放电的时间延长，从而器件的频率出现了瓶颈，在低速度电路中，我们基本上是不需要对CMOS的器件的扇出做太多的考虑，在高速电路中，我们必须要面对这个问题了，甚至在一些电路中，为保证工作的稳定性，扇出必须要求为1.

不过一般器件手册都给出了Output Short-Circuit Current，可以以此计算出接VCC端器件的导通内阻，再通过器件手册计算出输出各负载电容的总和，就得出上升沿阶段的时间常数。同样接地器件的内阻也可以计算出来。这两个参数加上其它时序要求的时间常数等大概可以计算出扇出能力 [1]  。