- 博客(16)
- 资源 (1)
- 收藏
- 关注
RSS订阅
转载 FPGA在AI时代的角色
目录掌握Verilog FPGA设计和验证方法是AI时代系统设计师的生命线1.前言2.对FPGA产品的需求硬件性能的提升软件工具的提升生态系统3. 对FPGA工程师的需求理解新任务掌握新工具抓住新机遇4.FPGA工程师要这样拥抱AI5. FPGA工程师的核心竞争力只有FPGA工程师能做到的掌握Verilog FPGA设计和验证方法是AI时...
2019-06-17 19:47:59
3737
转载 别怕，"卷积"其实很简单
相信很多时候，当我们在看到“卷积”时，总是处于一脸懵逼的状态，不但因为它的本义概念比较难理解，还因为它在不同的应用中发挥出的变幻莫测的作用也时常让人迷糊。但这些应用其实本质上都是同一种东西，理解了卷积的来源，就可以举一反三。其实我个人对于卷积的理解，很长时间都处于似懂非懂的状态，就像傅里叶变换的一些trickypoints，只求在应用中不出差错，不求甚解。但是如果想要真正做好learnin...
2019-06-27 09:45:16
987
转载 FPGA+云＂如何提高性能计算“FPGA+云＂与“FPGA+端＂的详细对比
From :http://www.elecfans.com/d/706598.html 我知道，我对与电子有关的所有事情都很着迷，但不论从哪个角度看，今天的现场可编程门阵列(FPGA)，都显得“鹤立鸡群”，真是非常棒的器件。如果在这个智能时代，在这个领域，想拥有一技之长的你还没有关注FPGA，那么世界将抛弃你，时代将抛弃你。用AI防鲨鱼、用AI学写中国书法、用AI预测人类死亡时间、用AI审...
2019-06-24 13:19:13
994
原创 Vivado使用：操作篇 两种工作模式（一）
Vivado提供了两种运行模式：ProjectMode和Non-ProjectMode，开发人员可以自行选择一种来进行开发。 两种工作模式介绍1. ProjectMode 工程模式下，Vivado会基于工程的方法自动管理设计的过程和设计数据。工程模式下，既可以通过图像界面下操作（GUI操作，鼠标...
2019-06-17 22:20:19
1413
转载 FPGA的应用领域
目录1. 视频图像处理领域1.1 视频编解码1.2 目标识别1.3 图像处理支持资源2. 通信领域2.1 有线通信2.2 无线通信2.3 通信领域支持资源3.数字信号处理领域3.1 数字处理系统模型3.2DSP 实现方式通用处理器ASIC 硬件专用的数字信号处理器（DSP处理器）专用的 FPGA硬件3.3 FPG...
2019-06-17 21:27:02
22174
转载 《UVM实战》——2.2节只有driver的验证平台
目录2.2 只有driver的验证平台2.2.1 最简单的验证平台2.2.2 加入factory机制2.2.3 加入objection机制2.2.4 加入virtual interface2.2 只有driver的验证平台 driver是验证平台最基本的组件，是整个验证平台数据流的源泉。本节以一个简单的DUT为例，说明一个只有driver的UVM验证平台...
2019-06-15 23:07:22
1218
1
转载 《UVM实战》——2.1节验证平台的组成
第2章一个简单的UVM验证平台2.1 验证平台的组成 验证用于找出DUT中的bug，这个过程通常是把DUT放入一个验证平台中来实现的。一个验证平台要实现如下基本功能：验证平台要模拟DUT的各种真实使用情况，这意味着要给DUT施加各种激励，有正常的激励，也有异常的激励；有这种模式的激励，也有...
2019-06-15 22:35:23
1440
转载 《UVM实战》——1.2节学了UVM之后能做什么
本节书摘来自华章社区《UVM实战》一书中的第1章，第1.2节学了UVM之后能做什么，作者 张 强，更多章节内容可以访问云栖社区“华章社区”公众号查看1.2 学了UVM之后能做什么1.2.1 验证工程师 验证工程师能够从本书学会如下内容：如何用UVM搭建验证平台，包括如何使用sequence机制、factory机制、callback机制、寄存器模型（register ...
2019-06-15 21:42:36
386
转载 《UVM实战》——1.1节UVM是什么
目录第1章1.1 UVM是什么1.1.1 验证在现代IC流程中的位置1.1.2 验证的语言1.1.4 为什么是UVM1.1.5 UVM的发展史本节书摘来自华章社区《UVM实战》一书中的第1章，第1.1节UVM是什么，作者 张 强第1章与UVM的第一次接触1.1 UVM是什么1.1.1 验证在现代IC流程中的位置 现代IC（Inte...
2019-06-15 21:27:53
6010
原创 Vivado使用：操作篇 两种工作模式（二）
两种模式基本设计实现 这里以Vivado自带的wavegen为例，通过用Tcl脚本的方式分别执行Non-Project模式和Project模式。这实现需要将RTL文件放在Src文件夹下，约束文件放在XDC文件夹下，而IP放置在IP文件夹下。 该工程的GUI操作参见：https://blog.csdn....
2019-06-13 22:38:46
3872
原创 ISE工程导入Vivado
在介绍工程模式下的设计方式时，提到了Vivado一个选项ImportedProject能够导入本由synplify、xst或者ISE设计套件所创建的RTL工程数据。参见：https://blog.csdn.net/qq_26652069/article/details/91562652下面尝试将ISE中的一个实现UART回显的工程导入到Vivado中。下图是原本ISE中的工程。I...
2019-06-13 22:37:10
7913
原创 串口通信之 UART
1.介绍 UART （UniversalAsynchronous Receiver and Transmitter）即通用异步接收发送器，是一种通用的串行数据总线，属串口通信的一种，用于异步通信。该总线有发送和接收线，可双向通信实现全双工传输和接收。 UART作为一个实现并行信转串行信号输出的芯片，常被集成于其他通讯接口的连接上。在FPAG开发板中，常用UAR...
2019-06-13 17:11:31
3478
原创 FIFO（二）：FIFO工作原理
FIFO工作原理 根据FIFO工作的时钟域分为同步/异步FIFO。同步FIFO是指读时钟和写时钟为同一个时钟在时钟沿来临时同时发生读写。异步FIFO读写时钟不一致，读写相互独立。1.读写指针的工作原理读指针：总是指向下一个将要读取的单元，复位时指向第一个单元（编号为0）；写指针：总...
2019-06-04 11:06:16
58427
6
原创 Verilog设计（二）：分频电路设计
目录1.偶数分频2. 奇数分频3.半整数分频 分频器是FPGA中常用的设计之一，在FPGA设计中担任重要的角色（时钟对于FPGA电路系统的重要性不言而喻！）。尽管大多数设计中会广泛采用厂家集成的锁相环PLL资源进行分频，倍频和相移（每个厂商Xilinx/Alter等其开发套件会提供各自的IP），但对对时钟要求不高的基本设计还是需要通过自行设计分频相移，可节省锁相环资源...
2019-06-04 10:55:02
23999
7
原创 Verilog语法：task or function
目录1. 函数与任务的不同2. task说明语句2.1task定义 2.2 任务的调用及变量的传递3. function说明语句3.1定义函数的语法参考文档：Xilinx UG 901 task语句和function语句是verilog设计中分别用于定义任务和函数的，通过定义task和function，能够将本来很大的程序模块分解为较小的任何函数...
2019-06-03 11:52:57
1448
2
转载 ADC采样原理
现状 尽管国内有华为、紫光、中芯微等一定知名度的芯片企业，但与欧美等企业差距很大，尤其在ADC芯片上表现尤为显著。目前ADC的供应商主要有德州仪器、亚德诺等企业。中国是全球最主要的芯片需求方，但是国内能造出高精度ADC芯片的企业微乎其微，即便造出来性能与价格也跟不上市场节奏故市场占有率几乎为0。芯片千万种，ADC芯片就是最难造的之一。真实世界的模拟信号，例如温度、压力声音或者图像...
2019-06-02 23:21:57
54163
2
基于乒乓数据存储机制的FPGA视频监控系统设计
2018-09-15
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人