tiny4412 uboot 2018移植（三）移植

最新推荐文章于 2024-05-17 03:05:28 发布
最新推荐文章于 2024-05-17 03:05:28 发布
阅读量2.8k 收藏
点赞数
分类专栏： Tiny4412 u-boot 2018 移植 文章标签： tiny4412 uboot移植
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_27136111/article/details/103408980
版权

简介

上两节从整体上认识了uboot的，了解了4412的bootloader组成。要想在tiny4412跑起uboot2018，需要修改系统时钟，内存控制寄存器，串口配置和uboot拷贝相关代码。

dts相关修改

diff --git a/arch/arm/dts/exynos4210-origen.dts b/arch/arm/dts/exynos4210-origen.dts
index 65a5fcd..9f4875a 100755
--- a/arch/arm/dts/exynos4210-origen.dts
+++ b/arch/arm/dts/exynos4210-origen.dts
@@ -15,12 +15,13 @@
     compatible = "insignal,origen", "samsung,exynos4210";
     chosen {
+        stdout-path = "serial0";
         bootargs ="";
     };
     aliases {
         serial0 = "/serial@13800000";
-        console = "/serial@13820000";
+        console = "/serial@13800000";
     };
};

code相关修改

diff --git a/arch/arm/mach-exynos/clock_init_exynos4.c b/arch/arm/mach-exynos/clock_init_exynos4.c
index 584e4ba..5f5bf91 100755
--- a/arch/arm/mach-exynos/clock_init_exynos4.c
+++ b/arch/arm/mach-exynos/clock_init_exynos4.c
@@ -38,57 +38,59 @@
  */
void system_clock_init(void)
{
-    struct exynos4_clock *clk =
-            (struct exynos4_clock *)samsung_get_base_clock();
+    struct exynos4x12_clock *clk =
+            (struct exynos4x12_clock *)samsung_get_base_clock();
-    writel(CLK_SRC_CPU_VAL, &clk->src_cpu);
+    u32 addr_tmp=0;
-    sdelay(0x10000);
+    /* APLL= 1400 MHz MPLL=800 MHz */
+
+    writel(0x01000001, &clk->src_cpu);    // 0x01000001  ok
-    writel(CLK_SRC_TOP0_VAL, &clk->src_top0);
-    writel(CLK_SRC_TOP1_VAL, &clk->src_top1);
-    writel(CLK_SRC_DMC_VAL, &clk->src_dmc);
-    writel(CLK_SRC_LEFTBUS_VAL, &clk->src_leftbus);
-    writel(CLK_SRC_RIGHTBUS_VAL, &clk->src_rightbus);
+    sdelay(0x10000);
+    //CLK_DIV_LEFRBUS_VAL = 0x13 ???????   clk->div_leftbus
+    //CLK_DIV_RIGHTBUS_VAL = 0x13 ??????    clk->div_rightbus
+    writel(0x10, &clk->src_leftbus);    //CLK_SRC_LEFTBUS_VAL =  0x10  ok
+    writel(0x10, &clk->src_rightbus);    // CLK_SRC_RIGHTBUS_VAL = 0x10  ok
+    writel(0x110, &clk->src_top0);        //CLK_DIV_DMC0_VAL = 0x100   ok
+    writel(0x1111000, &clk->src_top1);    //CLK_SRC_TOP1_VAL = 0x01111000 ok
+    writel(0x00011000, &clk->src_dmc);    // 0x00011000 ok
     writel(CLK_SRC_FSYS_VAL, &clk->src_fsys);
     writel(CLK_SRC_PERIL0_VAL, &clk->src_peril0);
     writel(CLK_SRC_CAM_VAL, &clk->src_cam);
     writel(CLK_SRC_MFC_VAL, &clk->src_mfc);
     writel(CLK_SRC_G3D_VAL, &clk->src_g3d);
-    writel(CLK_SRC_LCD0_VAL, &clk->src_lcd0);
     sdelay(0x10000);
-    writel(CLK_DIV_CPU0_VAL, &clk->div_cpu0);
-    writel(CLK_DIV_CPU1_VAL, &clk->div_cpu1);
-    writel(CLK_DIV_DMC0_VAL, &clk->div_dmc0);
-    writel(CLK_DIV_DMC1_VAL, &clk->div_dmc1);
-    writel(CLK_DIV_LEFTBUS_VAL, &clk->div_leftbus);
-    writel(CLK_DIV_RIGHTBUS_VAL, &clk->div_rightbus);
-    writel(CLK_DIV_TOP_VAL, &clk->div_top);
+    writel(0x1160730, &clk->div_cpu0);    // CLK_DIV_CPU0_VAL =  0x2167730   ?????
+    writel(0x506, &clk->div_cpu1);        // CLK_DIV_CPU1_VAL =  0x506  ok
+    writel(0x111113, &clk->div_dmc0);    //CLK_DIV_DMC0_VAL = 0x111113  ok
+    writel(0x1011713, &clk->div_dmc1);    //CLK_DIV_DMC1_VAL = 0x05051013 ?????
     writel(CLK_DIV_FSYS1_VAL, &clk->div_fsys1);
-    writel(CLK_DIV_FSYS2_VAL, &clk->div_fsys2);
+    writel(0x4070047, &clk->div_fsys2);
     writel(CLK_DIV_FSYS3_VAL, &clk->div_fsys3);
     writel(CLK_DIV_PERIL0_VAL, &clk->div_peril0);
     writel(CLK_DIV_CAM_VAL, &clk->div_cam);
     writel(CLK_DIV_MFC_VAL, &clk->div_mfc);
     writel(CLK_DIV_G3D_VAL, &clk->div_g3d);
-    writel(CLK_DIV_LCD0_VAL, &clk->div_lcd0);
     /* Set PLL locktime */
-    writel(PLL_LOCKTIME, &clk->apll_lock);
-    writel(PLL_LOCKTIME, &clk->mpll_lock);
-    writel(PLL_LOCKTIME, &clk->epll_lock);
-    writel(PLL_LOCKTIME, &clk->vpll_lock);
-
-    writel(APLL_CON1_VAL, &clk->apll_con1);
-    writel(APLL_CON0_VAL, &clk->apll_con0);
-    writel(MPLL_CON1_VAL, &clk->mpll_con1);
-    writel(MPLL_CON0_VAL, &clk->mpll_con0);
-    writel(EPLL_CON1_VAL, &clk->epll_con1);
-    writel(EPLL_CON0_VAL, &clk->epll_con0);
-    writel(VPLL_CON1_VAL, &clk->vpll_con1);
-    writel(VPLL_CON0_VAL, &clk->vpll_con0);
+    writel(PLL_LOCKTIME, &clk->apll_lock);    //APLL_LOCK_VAL = (APLL_PDIV * 270) =  0x3 * 270  = 0x32A ;1.4ghz  ?????????
+    writel(PLL_LOCKTIME, &clk->mpll_lock);    //MPLL_LOCK_VAL = MPLL_PDIV * 270)  =  0x3 * 270 = 0x32A ;1.4ghz  ?????????
+    writel(PLL_LOCKTIME, &clk->epll_lock);    //EPLL_LOCK_VAL =     (EPLL_PDIV * 3000) = 0x2 * 3000    = 0x1770  ??????
+    writel(PLL_LOCKTIME, &clk->vpll_lock);    //VPLL_LOCK_VAL = (VPLL_PDIV * 3000) = 0x2 * 3000    = 0x1770  ??????
+    writel(0x803800, &clk->apll_con1);        // APLL_CON1_VAL = (0x00803800)  ok
+    writel(0x80af0300, &clk->apll_con0);    // APLL_CON0_VAL = 8AF00300      ok
+    writel(0x803800, &clk->mpll_con1);         //MPLL_CON1_VAL (0x00803800)   ok
+    writel(0x80640300, &clk->mpll_con0);    // MPLL_CON0_VAL = 0x80640300   ok
+    writel(EPLL_CON1_VAL, &clk->epll_con1);    //EPLL_CON1_VAL =  0x66010000   ???????
+    writel(EPLL_CON0_VAL, &clk->epll_con0);    //EPLL_CON0_VAL = 0x80400203    ???????
+    writel(VPLL_CON1_VAL, &clk->vpll_con1);    //VPLL_CON1_VAL =    0x66010000    ??????? 0x11000400
+    writel(VPLL_CON0_VAL, &clk->vpll_con0);    //VPLL_CON0_VAL = 0x80480203    ???????
+    //EPLL_CON2_VAL    0x00000080 ????   clk->epll_con2
+    //VPLL_CON2_VAL    0x00000080 ????      clk->vpll_con2
     sdelay(0x30000);
+
}
diff --git a/arch/arm/mach-exynos/dmc_init_exynos4.c b/arch/arm/mach-exynos/dmc_init_exynos4.c
index ecddc72..7b30e2c 100755
--- a/arch/arm/mach-exynos/dmc_init_exynos4.c
+++ b/arch/arm/mach-exynos/dmc_init_exynos4.c
@@ -32,21 +32,22 @@ struct mem_timings mem = {
     .direct_cmd_msr = {
         DIRECT_CMD1, DIRECT_CMD2, DIRECT_CMD3, DIRECT_CMD4
     },
-    .timingref = TIMINGREF_VAL,
-    .timingrow = TIMINGROW_VAL,
-    .timingdata = TIMINGDATA_VAL,
-    .timingpower = TIMINGPOWER_VAL,
-    .zqcontrol = ZQ_CONTROL_VAL,
-    .control0 = CONTROL0_VAL,
-    .control1 = CONTROL1_VAL,
-    .control2 = CONTROL2_VAL,
-    .concontrol = CONCONTROL_VAL,
-    .prechconfig = PRECHCONFIG,
-    .memcontrol = MEMCONTROL_VAL,
-    .memconfig0 = MEMCONFIG0_VAL,
-    .memconfig1 = MEMCONFIG1_VAL,
+    .timingref =    0x000000bb,//TIMINGREF_VAL,
+    .timingrow =    0x7a46654f,//TIMINGROW_VAL,
+    .timingdata =    0x46400506,//TIMINGDATA_VAL,
+    .timingpower =    0x52000a3c,//TIMINGPOWER_VAL,
+    .zqcontrol =    0xe3854c03,//ZQ_CONTROL_VAL,
+    .control0 = 0x7110100b,//CONTROL0_VAL,
+    .control1 = 0xe0000086,//CONTROL1_VAL,
+    .control2 = 0x00000000,//CONTROL2_VAL,
+    .concontrol =    0x0fff333a,//CONCONTROL_VAL,
+    .prechconfig =    0xff000000,//PRECHCONFIG,
+    .memcontrol =    0x00302640,//MEMCONTROL_VAL,
+    .memconfig0 =    0x40c01333,//MEMCONFIG0_VAL,
+    .memconfig1 =    0x80e01323,//MEMCONFIG1_VAL,
     .dll_resync = FORCE_DLL_RESYNC,
     .dll_on = DLL_CONTROL_ON,
+
};
static void phy_control_reset(int ctrl_no, struct exynos4_dmc *dmc)
{
@@ -124,6 +125,8 @@ static void dmc_init(struct exynos4_dmc *dmc)
     writel(mem.memconfig0, &dmc->memconfig0);
     writel(mem.memconfig1, &dmc->memconfig1);
+    writel(0x8000001F, &dmc->ivcontrol);
+    
     /* Config Precharge Policy */
     writel(mem.prechconfig, &dmc->prechconfig);
     /*
diff --git a/arch/arm/mach-exynos/lowlevel_init.c b/arch/arm/mach-exynos/lowlevel_init.c
index 1e090fd..18aee59 100755
--- a/arch/arm/mach-exynos/lowlevel_init.c
+++ b/arch/arm/mach-exynos/lowlevel_init.c
@@ -218,7 +218,7 @@ int do_lowlevel_init(void)
#ifdef CONFIG_DEBUG_UART
#if (defined(CONFIG_SPL_BUILD) && defined(CONFIG_SPL_SERIAL_SUPPORT)) || \
     !defined(CONFIG_SPL_BUILD)
-        exynos_pinmux_config(PERIPH_ID_UART3, PINMUX_FLAG_NONE);
+        exynos_pinmux_config(PERIPH_ID_UART0, PINMUX_FLAG_NONE);
         debug_uart_init();
#endif
#endif
diff --git a/arch/arm/mach-exynos/spl_boot.c b/arch/arm/mach-exynos/spl_boot.c
index b4945bd..bc28cfc 100755
--- a/arch/arm/mach-exynos/spl_boot.c
+++ b/arch/arm/mach-exynos/spl_boot.c
@@ -228,12 +228,12 @@ void copy_uboot_to_ram(void)
#ifdef CONFIG_SUPPORT_EMMC_BOOT
     case BOOT_MODE_EMMC:
         /* Set the FSYS1 clock divisor value for EMMC boot */
-        emmc_boot_clk_div_set();
+//        emmc_boot_clk_div_set();
         copy_bl2_from_emmc = get_irom_func(EMMC44_INDEX);
         end_bootop_from_emmc = get_irom_func(EMMC44_END_INDEX);
-        copy_bl2_from_emmc(BL2_SIZE_BLOC_COUNT, CONFIG_SYS_TEXT_BASE);
+        copy_bl2_from_emmc(0x400, CONFIG_SYS_TEXT_BASE);
         end_bootop_from_emmc();
         break;
#endif
diff --git a/arch/arm/mach-exynos/tzpc.c b/arch/arm/mach-exynos/tzpc.c
index abe8e7f..b22c275 100755
--- a/arch/arm/mach-exynos/tzpc.c
+++ b/arch/arm/mach-exynos/tzpc.c
@@ -17,10 +17,7 @@ void tzpc_init(void)
     start = samsung_get_base_tzpc();
-    if (cpu_is_exynos5())
-        end = start + ((EXYNOS5_NR_TZPC_BANKS - 1) * TZPC_BASE_OFFSET);
-    else if (cpu_is_exynos4())
-        end = start + ((EXYNOS4_NR_TZPC_BANKS - 1) * TZPC_BASE_OFFSET);
+    end = start + ((EXYNOS4_NR_TZPC_BANKS - 1) * TZPC_BASE_OFFSET);
     for (addr = start; addr <= end; addr += TZPC_BASE_OFFSET) {
         tzpc = (struct exynos_tzpc *)addr;
@@ -30,11 +27,8 @@ void tzpc_init(void)
         writel(DECPROTXSET, &tzpc->decprot0set);
         writel(DECPROTXSET, &tzpc->decprot1set);
-
-        if (cpu_is_exynos5() && (addr == end))
-            break;
-
-        writel(DECPROTXSET, &tzpc->decprot2set);
+        writel(0xbd,         &tzpc->decprot2set);
         writel(DECPROTXSET, &tzpc->decprot3set);
     }
+
}
diff --git a/include/configs/origen.h b/include/configs/origen.h
index 65e1c7c..515592d 100755
--- a/include/configs/origen.h
+++ b/include/configs/origen.h
@@ -46,7 +46,7 @@
/* MMC SPL */
#define COPY_BL2_FNPTR_ADDR    0x02020030
-#define CONFIG_SPL_TEXT_BASE    0x02021410
+#define CONFIG_SPL_TEXT_BASE    0x02023400
#define CONFIG_EXTRA_ENV_SETTINGS \
     "loadaddr=0x40007000\0" \
@@ -99,4 +99,14 @@
#define BL2_START_OFFSET    ((CONFIG_ENV_OFFSET + CONFIG_ENV_SIZE)/512)
#define BL2_SIZE_BLOC_COUNT    (COPY_BL2_SIZE/512)
+/* uart0 debug for spl */
+#define CONFIG_SPL_SERIAL_SUPPORT
+#define CONFIG_SPL_GPIO_SUPPORT
+#define CONFIG_DEBUG_UART
+#define CONFIG_DEBUG_UART_S5P
+#define CONFIG_DEBUG_UART_BASE 0x13800000    /* UART0 base address  */
+#define CONFIG_DEBUG_UART_CLOCK (100000000)    /* SCLK_UART0 is 100MHz  */
+#define CONFIG_SUPPORT_EMMC_BOOT
+
+
#endif    /* __CONFIG_H */

我这边的sd卡中的uboot是使用别人做好的现成的uboot（用sd_fuse目录下的sd_fusing.sh烧录uboot到sd卡中），这个uboot有提供现成的dnw命令，可供我们下载bin文件到emmc中uboot_tiny4412_0726.tar.gz
接下来介绍下dnw烧录的方式，pc端dnw我使用的是linux下dnw安装包适合tiny4412

在sd卡启动的uboot中输入命令：
fdisk -c 1 320 2057 520
fatformat mmc 1:1
ext3format mmc 1:2
ext3format mmc 1:3
ext3format mmc 1:4
#上面三个指令是分别对eMMC的分区2,3,4作ext3格式化
#接下来烧录bl1.bin, bl2.bin（由u-boot-spl.bin生成）, u-boot.bin, tzsw.bin烧录到eMMC
emmc open 1
dnw
pc机输入命令：
dnw sd_fuse/tiny4412/E4412_N.bl1.bin
在sd卡启动的uboot中输入命令：
mmc write 1 0xc0000000 0 0x10
dnw
pc机输入命令：
sudo ./sd_fuse/mkbl2 ./spl/u-boot-spl.bin ./sd_fuse/tiny4412/bl2.bin 14336 # bl2.bin（由u-boot-spl.bin生成）
sudo dnw sd_fuse/tiny4412/bl2.bin
在sd卡启动的uboot中输入命令：
mmc write 1 0xc0000000 0x10 0x1C
dnw
pc机输入命令：
sudo dnw u-boot.bin
在sd卡启动的uboot中输入命令：
#从第48个block开始，写入0x400个block，0x400*512=524288 > 393456(我编译出来的uboot.bin的大小)
mmc write 1 0xc0000000 0x30 0x400  
emmc close 1
#接下来把开关拨到emmc启动，再按下reset按键，就可以看到从emmc启动的uboot了

参考：
https://blog.csdn.net/fengyuwuzu0519/article/details/74080109
https://www.cnblogs.com/pengdonglin137/category/708681.html
https://blog.csdn.net/qq_33160790/article/category/7117737
https://blog.csdn.net/sinat_20006769/article/category/9271505

小黄鸡#
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
Tiny4412|U-Boot移植
OneSea的专栏
05-11 333
0 前言 本文介绍如何移植最新U-Boot源码使其支持Tiny4412开发板。 1 正文 待更新。。。 参考资料
【Tiny4412】Tiny4412编译和烧写uboot
C/C++软件工程师、嵌入式软件工程师、物联网研发工程师、C/C++讲师、物联网讲师、嵌入式讲师---欢迎大家一起交流(私信添加博主微信)
06-04 2910
00. 目录 文章目录00. 目录01. Uboot简介02. 安装交叉编译器03. 编译Uboot04. 烧写Uboot05. 测试Uboot06. 常见问题解决07. 附录 01. Uboot简介 1.1 Uboot概述 U-Boot，全称 Universal Boot Loader，是遵循GPL条款的开放源码项目。U-Boot的作用是系统引导。U-Boot从FADSROM、8xxROM、PPCBOOT逐步发展演化而来。其源码目录、编译形式与Linux内核很相似，事实上，不少U-Boot源码就是根据相应
tiny4412 uboot 2020.10版本移植（三）——uboot初步启动
lgc1990的博客
10-22 3193
这篇文章主要描述如何把2020.10版本的uboot在tiny4412核心板(1412版)上启动起来，而不关注一些细节问题。 一、添加交叉编译器信息到Makefile 打开uboot源代码根目录下的Makefile,在开头添加如下： ARCH = arm CROSS_COMPILE = ~/WDC250GBHD/toolchain/gcc-arm-none-eabi-9-2020-q2-update/bin/arm-none-eabi- CROSS_COMPILE是自己交叉编译器所在的路径。（有关
uboot移植----以Exynos 4412（Cortex-A9）为例_exyon4412 平台上的 u-boot 移植,linux 内核移植,文件系统移植(1)
最新发布
m0_56169789的博客
05-17 997
最全的Linux教程，Linux从入门到精通第一份《Linux从入门到精通》466页内容简介====本书是获得了很多读者好评的Linux经典畅销书**《Linux从入门到精通》的第2版**。本书第1版出版后曾经多次印刷，并被51CTO读书频道评为“最受读者喜爱的原创IT技术图书奖”。本书第﹖版以最新的Ubuntu 12.04为版本，循序渐进地向读者介绍了Linux 的基础应用、系统管理、网络应用、娱乐和办公、程序开发、服务器配置、系统安全等。本书附带1张光盘，内容为本书配套多媒体教学视频。
Exynos4412 Uboot 移植（五）—— Uboot 移植过程
热门推荐
知秋一叶
03-07 2万+
Uboot 版本：u-boot-2013.01 开发板：FS_4412 平台（Exynos4412,可以根据自己的板子修改，只要是4412的过程都是一样的） 一、建立自己的平台 1、下载源码 我们可以在下面这个网站上下载最新的和以前任一版本的uboot ftp://ftp.denx.de/pub/u-boot/ 这里我们使用的是u-boot-2013.01 2、解压u
Tiny4412 Uboot
weixin_30568715的博客
04-05 154
主题： 1.bootloader的介绍 2.uboot的编译和烧写 3.minicom的使用 4.uboot的代码结构 5.用dnw将程序加载到uboot中执行 1. bootloader的介绍 ========================= 开发板或PC上电启动后，运行的第一个软件称为bootloader，PC的bootloader一般称为BIOS； Bootloader类似...
tiny4412的uboot
12-17
标题提到的"tiny4412的uboot"指的是针对该开发板定制的U-Boot启动加载器。U-Boot是一款开源的、功能强大的微内核型引导装载程序，它在嵌入式系统中扮演着至关重要的角色，负责初始化硬件，加载操作系统内核，并提供...
uboot_tiny4412-master.tar.gz
06-04
《UBoot Tiny4412移植详解：深入理解与实践》 UBoot，全称“Universal Boot Loader”，是一款广泛应用于嵌入式系统的开源引导加载器。它的主要任务是在系统启动时加载操作系统内核，为设备的初始化和软件运行提供...
tiny4412旧UBOOT补丁
11-12
用于tiny4412光盘里Uboot打补丁，不然光盘里的uboot运行只会显示OK
tiny210 移植2012版UBOOT
03-22
编译 UBOOT2012 版时候遇到的问题，需要修改部分代码；移植SPL 的两种方法，按照步骤基本可以移植成功。
TINY6410 uboot移植手册
06-21
tiny6410的uboot移植手册，学习uboot移植可以参考，已经验证过可行
Tiny4412 uboot 适用于Tiny4412 1506开发板
05-25
适用开发板型号：Tiny4412/Super4412SDK 1506 ，注意，是1506！1506！1506！ 内部已经生成了uboot.bin文件，可直接使用！
exynos4412-uboot移植笔记
08-05
基于exynos4412的uboot移植笔记
u-boot-201711-itop4412移植
03-04
这是我在itop4412开发板上移植的uboo。版本是201711，目前支持USB以太网DM9621以及电源管理芯片s5m8767的控制。目前支持sd卡启动。
基于tiny4412的2018.03U-boot
04-21
移植最新版本(2018.03)的u-boot到tiny4412开发板上，移植的难点在汇编代码对r0、r1、r2和r3寄存器的值的保护，对未包含的目标文件要进行配置编译，设备数的规范，以及usb总线驱动对端口的使能
tiny4412移植u-boot-2019.01（一）
u012830148的博客
04-05 1845
本文主要参考彭东林大神的博客：https://www.cnblogs.com/pengdonglin137/p/5080309.html 最近打算将最新的u-boot-2019.01移植到tiny4412开发板上。 要移植u-boot到tiny4412上，首先就要对着块板子的启动方式、地址空间分配有清楚的认识。看芯片手册Exynos 4412 SCP_Users Manual_Ver.0.10...
iTop4412 uboot移植 pop(1)
wubing9356的博客
04-11 660
1,前言 几年前买了一块讯为的开发板，后来吃灰了好久，近期准备换工作了，所以拿出来玩玩，熟悉下驱动和内核开发，第一步是准备从uboot移植开始，因为这板子买的早，现在讯为基本不发pop板子了，网上移植的最新uboot比如2017，2011的都是在SCP 1G板子上移植的，烧录到pop没有效果，所以在他们的基础上修改了下，让pop 1G DDR可以工作 2,准备 移植的版本是别人移植好的 iTop-4412精英版的u-boot-2017.11移植教程 3,测试 通过点灯测试发现itop4412-spl.bin
移植u-boot-2018.09到OK6410 (4) --- 完结篇
Golden_Chen的专栏
04-08 1408
到今天， 移植uboot-201809的进展总算达到了我的预期目标。 中间，因为S3c6410这颗芯片，SD控制器部分的相关时钟控制一直没搞明白，导致SD启动不了，整整卡了2个月没有进展，当时差点没坚持下来，后来通过各种迂回，反向理清SD内容（三星cpu spec写得还不够细啊）。 源码已上传，见我的资源：https://download.csdn.net/download/Golden_Che...
Tiny4412 uboot移植
qq_43650963的博客
06-12 477
背景 最近在看4412移植视频，所以想烧写个uboot试验一下，最好以后可以和nfs文件系统搭配着来用。可是，当我少写了友善之臂光盘里的uboot后，发现就打印了个ok就不动了。后面网上差了些资料，发现是emmc更换过了，所以下了个uboot重新编译，板子起来了。 步骤 1.https://download.csdn.net/download/u010245383/9467633下载文件，需要在...
Tiny4412 Android硬件开发指南
"Tiny4412 Android硬件开发指南" Tiny4412是一款基于Samsung S5PV210处理器的嵌入式开发板，常用于Android系统的硬件开发。这款开发板由广州友善之臂计算机科技有限公司设计并提供支持，其官方论坛提供了丰富的资源...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值