信号测试点的选择与信号质量的评估

1. 任务来源

一个case： 在某板级电路的Jtag Chain 中，TCK信号经由MUX 芯片输出，经过一个串接电阻后接到后级芯片的Jtag TCK 管脚。由于TCK信号的SI不太好，在修改串接电阻的阻值之后，再次对TCK的 SI 进行测量。

2. 信号测试点的选择

TCK信号的拓扑图很简单，如下图所示，此链路上有四个测试点A,B,C,D

当我们将串接电阻的阻值从33Ω换料成22Ω之后，应该测试哪个点呢？有测试经验的工程师应该知道，我们是把后级的芯片的输入端作为Test Point, 而不应该是前级的输出端或者仅仅在电阻的两端测量。通过实测波形，可以发现它们之间的差异
测试点A处的波形

测试点B的波形

测试点C处的波形

测试点D处的波形

可见，在测试点D，也即后级芯片的输入管脚处，TCK信号虽然有过冲，但是在可接受的范围之内，SI 没有问题。但是如果把测试点A或者C的波形去评估TCK信号的质量，则是有问题的。

3. 扩展问题

拓展问题：工程师使用测量仪器测量到的信号就是真实有效的吗？答案并不是。首先，凡属测量，皆有误差。联想到量子力学讲的，根据测不准定律，粒子的运动状态和位置不可能同时确定，一旦对粒子的运动状态进行测量，由于测量仪器的引入，这件事就已经对物体的位置。同样，在对电路里某一个信号进行测量，探头的引入会影响到信号的参数（探头的电阻负载效应，感性负载效应与容性负载效应），从而测量值并不能真实反映信号本身。
另外，还有有一个扩展问题： 如果测试点D的信号质量特别好，就一定代表着后级芯片内得到的信号质量特别好吗？ 或者，如果测试点D的信号质量不好，是不是芯片内得到的信号质量就不好呢？
高速先生曾经写过一个帖子，以一个实例为说明回答了上述问题。链路上走的是400M的时钟信号，在测试点D的信号发现有回沟，但是芯片内部得到的时钟并没有问题。这是因为：
信号的测试点都是芯片端的PIN脚（有的信号测试点是PIN经由过孔在板子背面），但是芯片内部DIE与PIN之间是有距离的—— 芯片内部封装布线，尤其是封装比较大的BGA芯片，封装布线的影响特别显著,这也是Pin delay 存在的原因。

从SI 的仿真曲线里也可以看出，仿真Pin与测试点TP的实测值基本一致，信号有回沟，但是仿真Die 的信号就没有问题。

在此案例中，过孔是一个阻抗不连续点，因此在芯片背面的测试点出现信号的回沟，然而工程师们可以通过信号仿真与功能性测试来保证信号质量的可靠。