FPGA串口

前面说到了UART,也就是串口发送模块,串口发送模块两个主要组件之一即为波特率时钟生成模块,这里需要

计算出系统时钟计数值与波特率之间的关系:

FPGA主板频率是50Mhz,T=20ns

    

 9600波特率指的是9600bps,9600bit/s

然后周期是1/速率 = 1/9600 = 1.0416666667*10^(-4)=104167ns

 

波特率分频计数值:104167/System_clk_period=104167/20=5208

 

计数值与波特率之间的关系如表 1 所示 

baud_set波特率波特率周期波特率分频计数值50M 系统时钟计数值
09600104167ns104167/ System_clk_period5208-1
11920052083ns52083/ System_clk_period2604-1
23840026041ns26041/ System_clk_period1302-1211
35760017361ns17361/ System_clk_period868-1
41152008680ns8680/ System_clk_period434-1
  • 1
    点赞
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值