用Modelsim实现几个verilog基础电路的前仿(1)
我用的是modelsim SE-64 10.1c,希望能和各路大神多多交流。首先是一个4位计数器。具体代码如下:module counter(count,clk,rst,initial_value);input clk,rst;input [3:0] initial_value;output [3:0] count;reg [3:0] count;always@(posedge...
原创
2018-12-06 00:47:37 ·
2299 阅读 ·
2 评论